0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

任意偶数的分频器设计

冬至子 来源:Andy的ICer之路 作者:AndyICer 2023-06-05 16:54 次阅读

所谓“分频”,就是把输入信号的频率变成成倍数地低于输入频率的输出信号。数字电路中的分频器主要是分为两种:整数分频和小数分频。其中整数分频又分为偶分频和奇分频,首先从偶分频开始吧,入门先从简单的开始!

一、2^n的偶分频器设计

先来看最简单的最常见的一个例子——2分频。

假设输入时钟clk是100MHz(T=10ns),要求得到一个50MHz的输出时钟clk_out,二分频波形应该如下图所示:

图片

该波形的实际电路只需要一个D触发器便可以完成,将Q非的输出接到D端输入,便可以实现二分频电路,如下图所示。

图片

由此可以得出,所有2^n次方的偶分频(即二分频、四分频、八分频等等)都可以用触发器级联的方式得到,例如两个触发器级联就是四分频,三个触发器级联就是八分频,如此类推。

这种级联触发器的方式优缺点分析:

优点

1、能得到占空比为50%的波形;

2、所使用的的资源也比较少。

缺点唯一比较大的缺点就是触发器之间有一定的延时。 因为驱动clk_out的触发器是由clk作为时钟的,那么这个触发器的Q端变化相比于clk有一个必不可少的clk-to-q延时,例如下图的q3与q1之间的差距就是clk-to-q延时造成的。

图片

这个clk-to-q延时根据不同的工艺,数值会不同。这个clk-to-q的延时在做时钟树综合的时候是要考虑进去的。特别是如果你还期望clk和clk_out是同步的时钟,时钟边沿要对齐的话,在做clock tree的时候要给clk的tree加一些buffer来弥补这个clk-to-q。 而如果你是用了好几个分频器级联产生更低频率,那么每一级的分频器都会贡献一个clk-to-q延时,那么你需要平衡时钟的时候就需要插入更多的buffer,这部分buffer又占面积,又耗功耗,甚至可能导致时钟无法平衡。 所以这是需要大家在设计的时候考虑进去的。

二、任意偶数的分频器设计

除了上面那种做法之外,对于任意偶数分频的设计还有一种传统的做法就是通过计数器的形式完成设计。例如要设计一个四分频,波形如图所示。cnt计数了DIV_NUM/2-1次之后取反,便可以得到任意偶数分频的波形, 任意偶数分频通用代码如下所示

图片

`timescale 1ns/1ps
module CLK_DIV #(parameter DIV_NUM=4)(
    input clk,
    input rst_n,
    output reg clk_out
    );
   
  reg[3:0] cnt;


  always@(posedge clk or negedge rst_n)begin
    if(!rst_n)
      cnt <= 4'b0;
    else begin
      if(cnt == (DIV_NUM/2)-1)
        cnt <= 4'b0;
      else
        cnt <= cnt + 1'b1;
    end
  end


  always@(posedge clk or negedge rst_n)begin
    if(!rst_n)
      clk_out <= 1'b0;
    else begin
      if(cnt == (DIV_NUM/2)-1)
        clk_out <= ~clk_out;
    end
  end
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 驱动器
    +关注

    关注

    52

    文章

    8154

    浏览量

    145989
  • 分频器
    +关注

    关注

    43

    文章

    447

    浏览量

    49809
  • 计数器
    +关注

    关注

    32

    文章

    2253

    浏览量

    94351
  • D触发器
    +关注

    关注

    3

    文章

    164

    浏览量

    47861
  • CLK
    CLK
    +关注

    关注

    0

    文章

    127

    浏览量

    17125
收藏 人收藏

    评论

    相关推荐

    基于FPGA的任意数值分频器的设计

    【摘要】:介绍了基于FPGA的任意分频系数的分频器的设计,该分频器能实现分频系数和占空比均可以调节的3类
    发表于 04-26 16:09

    基于FPGA的任意分频器设计

    这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。2、整数倍分频器的设计2.1 偶数分频 偶数分频器的实现非常简单,只需要一个计数
    发表于 06-19 16:15

    任意分频系数小数分频器相关文档及源代码

    任意分频系数小数分频器相关文档及源代码
    发表于 08-03 09:49 75次下载
    <b class='flag-5'>任意</b><b class='flag-5'>分频</b>系数小数<b class='flag-5'>分频器</b>相关文档及源代码

    用Verilog实现基于FPGA的通用分频器

    在复杂数字逻辑电路设计中,经常会用到多个不同的时钟信号。介绍一种通用的分频器,可实现2~256 之间的任意奇数、偶数、半整数分频。首先简要介绍了FPGA 器件的特点和应用范
    发表于 11-01 14:39 78次下载

    基于FPGA 的等占空比任意整数分频器的设计

    基于FPGA 的等占空比任意整数分频器的设计 给出了一种基于FPGA 的等占空比任意整数分频电路的设计方法。首先简要介绍了FPGA 器件的特点和应用范围, 接着讨论了一
    发表于 02-22 14:22 39次下载

    什么是分频器 分频器介绍

    什么是分频器 分频器介绍     分频器是指将不同频段的声音信号区分开来,分别给于放大,然后送到相应频段的扬声中再进行重放
    发表于 02-05 17:51 4355次阅读

    用Verilog实现基于FPGA的通用分频器的设计

    用 Verilog实现基于FPGA 的通用分频器的设计时钟分频包括奇数和偶数分频
    发表于 07-14 11:32 46次下载

    分频器有哪些_分频器分类

    分频器分为主动式、被动式、脉冲分频器三种。主动式电子分音的原理就是要把适当频率讯号传给适当的单体,被动式分音“功能、用途”是介于扩大器与喇叭之间,由于单一喇叭无法达到“全频段响应”
    发表于 01-10 15:36 1.2w次阅读

    FPGA学习系列:13. 任意分频器设计

    分频,五分频,七分频等等奇数类分频,那究竟怎么办呢?在这里,让我介绍一个可以实现任意整数分频
    的头像 发表于 06-13 11:21 1.3w次阅读
    FPGA学习系列:13. <b class='flag-5'>任意</b><b class='flag-5'>分频器</b>设计

    MC4018构成的数控分频器

    关键词:MC4018 , 分频器 如图所示为数控分频电路。 图(a)为数控分频器原理图。它可以做到任意分频系数且输出为对称方波。对于
    发表于 10-03 18:23 683次阅读

    基于FPGA的整数倍分频器设计

    偶数分频器的实现非常简单,只需要一个计数进行计数就能实现。如需要N分频器(N为偶数),就可以由待分频
    发表于 02-01 01:49 1143次阅读
    基于FPGA的整数倍<b class='flag-5'>分频器</b>设计

    分频器的作用是什么 半整数分频器原理图分析

    分频器主要分为偶数分频、奇数分频、半整数分频和小数分频,如果在设计过程中采用参数化设计,就可以随时改变参量以得到不同的
    发表于 02-01 01:28 1.7w次阅读
    <b class='flag-5'>分频器</b>的作用是什么 半整数<b class='flag-5'>分频器</b>原理图分析

    基于FPGA的整数倍分频器设计

    偶数分频器的实现非常简单,只需要一个计数进行计数就能实现。如需要N分频器(N为偶数),就可以由待分频
    发表于 11-21 09:41 957次阅读

    偶数分频器的设计

    所谓“分频”,就是把输入信号的频率变成成倍数地低于输入频率的输出信号。数字电路中的分频器主要是分为两种:整数分频和小数分频。其中整数分频又分
    的头像 发表于 03-23 15:06 1677次阅读
    <b class='flag-5'>偶数分频器</b>的设计

    FPGA学习-分频器设计

    是用于满足设计的需求。 分频:产生比板载时钟小的时钟。 倍频:产生比板载时钟大的时钟。 二:分频器的种类 对于分频电路来说,可以分为整数分频和小数
    的头像 发表于 11-03 15:55 1717次阅读
    FPGA学习-<b class='flag-5'>分频器</b>设计