0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Neoverse N2和CMN-700系统的PoC点在哪里?

冬至子 来源:修志龙_ZenonXiu 作者:修志龙_ZenonXiu 2023-06-09 16:45 次阅读

DC IVAC/ DC CIVAC指令用于将一个虚拟地址对应的cache line从data cache或是unified cache失效或清除失效到PoC点。N2 core硬件默认会将DC IVAC升级为DC CIVAC操作。

Point of Coherency (PoC)位于:确保系统中所有可以访问内存的agent访问这个地址可以看到同样的copy的地方,不管它的访问内存类型(memory type)和cache属性(cacheable or non cacheable)是什么。

在很多系统中,它都位于系统主内存。

在一个N2+CMN-700的系统中,

n2_cmn700_poc-Page-3.jpg

CMN-700的system level cache (SLC)是invisible cache, 如果device发出的non cacheable访问的地址被RN-SAM指定到HN-F,这个non cacheable访问还是会查找HN-F的SLC,也可以snoop CPU的cache。

这是否意味着,这样的系统的PoC点在CMN-700的SLC,而不需要在系统主内存呢?因为DC IVAC/ DC CIVAC只需要将数据失效/清除失效到SLC,不需要失效/清除失效掉SLC中对应的cache line,其他CPU和Device就可以看到同样的copy了。

确实,如果系统中所有可以访问内存的master都接到CMN-700的RN-F,RN-I, RN-D上,并且他们访问的地址是在RN-SAM里面指定到HN-F,PoC只到SLC是可以的。

但是如果系统中有其他不接到CMN-700的master,或者它们访问的地址RN-SAM里面不是指定到HN-F,那么就无法显示PoC要求的:确保系统中所有可以访问内存的agent访问这个地址可以看到同样的copy的地方,不管它的访问内存类型(memory type)和cache属性(cacheable or non cacheable)是什么。

因此,在N2+CMN-700的系统,DC IVAC/ DC CIVAC还是需要失效/清除掉SLC中对应的cache line。

Untitled Diagram-Page-1.jpg

CMN-700支持将这些cache maintanance operation (CMO)下传到内存控制器,如果CMN-700之下还接有其他更低level的cache的话,下传这些CMO可以进一步使CMO PoC的操作影响到更低level的cache。控制是否下传是可以通过编程每个SN-F对应的HF-N寄存器cmn_hns_sam_sn_properties中的cmo_prop_en来实现。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    16185

    浏览量

    177333
  • 寄存器
    +关注

    关注

    31

    文章

    5308

    浏览量

    119975
  • SAM
    SAM
    +关注

    关注

    0

    文章

    112

    浏览量

    33496
  • cache技术
    +关注

    关注

    0

    文章

    41

    浏览量

    1047
收藏 人收藏

    评论

    相关推荐

    CMN-700包括哪几种电源管理能力?

    CMN-700包括几种电源管理能力,要么由外部控制,要么由SoC辅助。CMN-700具有以下电源管理功能
    发表于 10-27 17:03 619次阅读
    <b class='flag-5'>CMN-700</b>包括哪几种电源管理能力?

    Arm Neoverse家族新增V1和N2两大平台,突破高性能计算瓶颈

    带来 50%和 40%的性能提升。此外,Arm也同时发布了CMN-700,作为构建基于Neoverse V1和 N2 平台高性能SoC的关键部件。   Neoverse V1 :最宽微
    的头像 发表于 04-30 16:20 9117次阅读

    什么是CMNCMN中的PMU概述

    Neoverse CMN-700 IP可针对以下方面进行优化:  大量die上核心、系统级缓存(SLC)和网格带宽可扩展性  配备DDR5、HBM和PCIe Gen5的高带宽内存和IO系统
    发表于 03-17 16:08

    Arm Neoverse CMN700相干网状网络技术参考手册

    CMN700产品是一种可扩展、可配置的相干互连,旨在满足高端网络和企业计算应用中使用的相干网状网络系统的功率、性能和面积(PPA)要求。 CMN-700是一种可扩展的网状互连,具有1
    发表于 08-08 07:21

    ARM Neoverse N2 PMU指南

    2. 本文介绍在NEVER N2中实施的不同性能监测单位(PMU)活动的行为。 NEVER N2有6个可编程32位计数器(对应0-5),每个计数器可编程以计数本文件所描述的PMU事件之一
    发表于 08-09 06:07

    Arm Neoverse N2汽车硬件技术概述

    本文件描述了NeoverseTM N2汽车参考堆栈的底层硬件架构。 本文件适用于计划评估和使用NeoverseTM N2汽车参考堆栈的软件、硬件和系统工程师。重点是了解NeoverseTM N
    发表于 08-10 06:25

    ARM NeoverseN2软件优化指南

    新宇宙™ N2是一款高性能、低功耗的产品,采用Arm®v9.0-a架构。此实现支持Arm®v8.6‑A之前的所有Armv8-A体系结构实现。
    发表于 08-11 06:47

    Arm Neoverse V2参考设计版本C技术概述

    ·ARM Neoverse CMN-700 6 x 6网状互连,32MB系统级高速缓存和128MB监听过滤器·八个同时支持CML_SMP和CXL2.0协议的CML链路,用于连接加速器·八个CML链路
    发表于 08-11 07:54

    Arm NeoverseN2核心加密扩展技术参考手册

    NeoverseN2核心支持可选的ARM®v8.0-A和ARM®v8.2-A加密扩展。 ARM®v8.0-A加密扩展为Advanced SIMD添加了A64指令,可加速高级加密标准(AES)加密
    发表于 08-17 07:08

    ARM NeoverseN2核心技术参考手册

    NeoverseN2内核是一款高性能、低功耗的产品,采用ARM®v9.0-A架构。 此实施支持所有以前的ARMv8-A架构实施,包括ARM®v8.5-A。 Neoversedsu n2核心在
    发表于 08-29 08:12

    互联网巨头纷纷启用Arm CPU架构,Arm最新Neoverse V1和N2平台加速云服务器芯片自研

    电子发烧友网报道(文/黄晶晶)Arm在2018年10月宣布了Neoverse的路线图,继2019年Neoverse N1平台发布后,今年9月发布Neoverse
    发表于 09-30 14:46 1181次阅读

    解密Arm Neoverse V1和Neoverse N2平台为下一代基础设施带来计算变革

    基于CMN-600的成功基础,CMN-700在每个矢量上进一步提升了性能——从内核的数量、缓存的大小,到附加内存及 IO 设备的数量和类型。
    的头像 发表于 04-28 15:26 1687次阅读

    TWS耳机新的增长点在哪里

    在当前的需求背景下,TWS耳机新的增长点在哪里?这也是品牌厂商依旧在寻找的答案。可以期待的是,TWS耳机市场在消费电子市场需求放缓时,依旧会迎来增长,只是增长幅度不会像2021年一样大。那么,会是什么助推TWS耳机市场的增长呢?这可以从TWS耳机近两年的变化来看。
    的头像 发表于 10-17 10:34 3703次阅读

    Arm发布新一代Neoverse数据中心计算平台,AI负载性能显著提升

    据公开信息显示,Arm去年推出的Neoverse CSS运算子系统提供了包含处理器设计的预验证平台,加快了定制SoC上市进程,首发型号为Neoverse CSS N2
    的头像 发表于 02-22 14:48 656次阅读

    Arm新Arm Neoverse计算子系统(CSS):Arm Neoverse CSS V3和Arm Neoverse CSS N3

    Neoverse CSS N3代表了Arm计算子系统产品组合的最新进展。 Neoverse CSS V3是高性能V系列产品组合的首款产品,相比其前身
    的头像 发表于 04-24 17:53 984次阅读
    Arm新Arm <b class='flag-5'>Neoverse</b>计算子<b class='flag-5'>系统</b>(CSS):Arm <b class='flag-5'>Neoverse</b> CSS V3和Arm <b class='flag-5'>Neoverse</b> CSS <b class='flag-5'>N</b>3