MAX32560非接触式PCD应用笔记—EMV 3.0 1级模拟

EMVCo LLC最近推出的EMV非接触式3.0规范显着改变了对合规非接触式支付解决方案的要求。这个新版本在硬件层面提出了许多困难的要求，并将所需的模拟测试用例数量和设计复杂性增加了三倍以上。本应用笔记补充了现有的天线匹配和模拟前端（AFE）配置和调谐指南，提供了满足新要求并通过严格认证测试的具体指导。它涵盖了射频 （RF） 功率考虑因素、天线设计优化、天线匹配、接近耦合器件 （PCD） 到接近集成电路卡 （PICC） 信号完整性问题、负载效应、PICC 到 PCD 接收器性能以及特定的 EMV 1 级测试要求和案例。®

介绍

本应用说明为EMV 3.0合规性提供了重点指导。假设读者熟悉PCD天线匹配设计指南和AFE调谐指南的内容，这些指南随MAX32560的SDK一起提供。这些文档包括本应用笔记所用技术的必要构建模块。由于EMV 3.0的复杂性，这些文档可能不足以满足EMV3.0的所有新要求。因此，本应用笔记为使用MAX3开发EMV 0.32560兼容产品提供了补充指导。

确定目标协议

当使用MAX32560设计近场通信（NFC）产品时，系统架构师应确定产品符合的目标标准和应用场景。主要的NFC标准包括ISO14443A/B，ISO15693，ISO18092，FeliCa，NFC论坛等。本文档专门针对EMV PCD非接触式规范v3.0合规性，涵盖ISO14443A / B非接触式标准的子集。系统架构师和设计人员应该意识到，EMV 3.0合规性并不能保证符合任何其他标准，尽管其他标准与EMV 3.0规范重叠。本文档中详述的硬件级别优化过程可应用于其他标准和方案。但是，如果最终产品支持多种协议，则在最终与EMV 3.0支持相结合之前，应单独考虑和优化每个目标协议。

EMV 3.0 复杂性

EMV 3.0 非接触式规范是从 EMV 2.6 演变而来的，自 2019 年起是强制性的。EMV 3.0与EMV 2.6相比的主要变化如下：

EMV 3.0除了模拟和数字测试外，还需要互操作性测试。

EMV 3.0模拟测试需要使用三个EMVCo参考PICC（具有不同的天线尺寸或不同的PICC谐振频率）进行测试，而EMV 2.6只需要一个。

EMV 3.0模拟测试中的每个EMVCo参考PICC都有两个线性负载，用于PCD到PICC信号完整性/波形测试，而EMV 2.6 EMVCo参考PICC只有一个线性负载。

这些变化显然增加了EMV一致性测试的复杂性。EMV 3.0 测试执行所需的时间大约是 EMV 6.2 的 6 倍。根据实验室和测试设备的不同，假设没有问题，完成模拟测试所需的最短时间为 2 到 5 天。因此，遵循某些调试和优化步骤至关重要，以减少符合EMV标准的产品开发的时间和成本。EMV 3.0模拟测试用例可在EMVCo网站上找到。

聚碳酸酯射频功率

射频功率测试用例TAB111.x.1.zrf（其中x = 1，2，3表示不同的参考PICC，zrf表示相对于原点的位置）是PCD设计必须通过的第一组测试用例。TAB111 的每个测试用例都有一个 V。.MAX和 V最低以控制参考 PICC 的 J1 端口处直流电压的允许范围，如表 1 所示。该电压表示PCD在指定位置产生的磁场的大小。通常，每个PICC的0cm和4cm测试位置是满足V要求的关键情况。.MAX和 V最低分别。一旦PCD在4cm和0cm处通过，它就很难通过任何其他TAB111测试用例。通过这些测试主要需要优化天线匹配网络和电磁兼容性（EMC）滤波器设计。

主题	参数	电磁脉冲测试 外周中心静脉导管	最低	最大	单位
电力传输 PCD → PICC	在OV（0 ≤的≤ 2）	1	4.30 - 0.05z	7.35	在
		2	4.6	6.95
		3	4.11 - 0.20z	8.75
	在OV（2 ≤的≤ 4）	1	4.56 - 0.18z	7.35	在
		2	4.6	6.95
		3	4.19 - 0.24z	8.75
	在OV，复位	[国际标准化组织/国际电工委员会 10373-6]校准线圈 1	0	3.5	毫伏有效值
	在OV，断电	[国际标准化组织/国际电工委员会 10373-6]校准线圈 1	0	3.5	毫伏有效值
载波频率	fc	1	13.553	13.567	兆赫

天线设计优化

除了PCD天线匹配设计指南中描述的一般指南外，本文档还用于优化一些重要的PCD天线线圈参数，以通过EMV 3.0 RF功率测试。

天线尺寸

简单圆形回路的磁场分布如图1所示。从方程中，如果将H（x，r）相对于r进行微分，则当are = sqrt2x时，其一阶导数等于零，这是天线尺寸选择以最大化远距离功率的理论结论。对于EMV RF功率规格，x为4cm，因此，在相同的电流量下，最佳读卡器线圈直径为11.32cm，以在4cm处提供最高磁场（EMV测试用例TAB111.x.1.400）。

图1.简单圆环的磁场分布，N1是匝数和 I1在环路中为电流。

图2显示了相同电流（1A）和匝数（N = 1）下不同尺寸线圈的磁场分布。它清楚地表明，在某些字段限制（H最低， H。.MAX） 在操作卷中，存在可能满足此类限制的最小大小。这直接适用于ISO 14443等标准，因为它的规格是根据磁场定义的。从图2中的曲线和图1中的方程都可以推断，较小的线圈在从0到x的相同距离范围内总是倾向于具有更大的变化。这是因为项 H（x）/H（0） 随着 r 的增加而单调递减，当 r 变为无限时，H（x）/H（0） 达到其最小值，即 1。但是，EMV 电源测试用例试图控制两个 H。.MAX和 H最低，PCD的挑战通常是同时通过测试用例TAB111.x.1.40x最小和TAB111.x.1.000最大要求。由于EMV起源于ISO14443标准，在本应用笔记中，H（x）/H（0）的上限大致通过H最低/H。.MAX在 ISO14443 中定义，即 （1.5A/m）/（7.5 A/m） = 0.2。因此，最小值可以通过 H（r， x）/H（r， 0） = 0.2 得出，得到 r = 0.72x。假设这给出了最小的圆形线圈直径为5.76cm，以满足ISO14443。

对于NFC，非理想目标会导致场分布变化以及负载效应，从而影响通过PCD天线的源电流，因此即使天线尺寸小于5.76cm，也可以通过EMV功率测试。要通过天线尺寸低于6cm的所有EMV测试用例，还有其他挑战。动态功率控制（DPC）等智能射频驱动器控制技术可以减少射频功率变化。

图2.天线尺寸对磁场分布的影响。

对于EMV 3.0测试，由于EMVCo参考PICC的线圈尺寸有限，PCD-PICC天线对的互感研究比仅仅观察没有PICC目标的磁场更有意义。图3显示了双线圈系统的互感。如果线圈1（r1）的半径是固定的，则在一定距离内，存在线圈2的最佳半径以达到最大互感。考虑固定尺寸的参考PICC时，存在一个最佳的PCD尺寸，以优化系统在4cm（EMV 3.0工作体积中定义的最远距离）处的互感。参考PICC为矩形，因此计算更加复杂。但是，仍然可以粗略估计，参考PICC4或PICC1天线（约2cm×8cm）使互感最大化为4cm的最佳PCD尺寸约为12cm×8cm。参考PICC4天线（约3.4cm×5.3cm），在5cm处最大化互感的最佳PCD尺寸约为9cm×7cm。因此，10cm x 8cm 左右的天线对于 EMV 3.0 来说是一个实际的最佳尺寸。然而，对于可用面积较小的现代紧凑型PCD产品设计，通常只通过利用物理设备允许的面积来定义天线尺寸。

图3.双线圈系统的互感。

匝数

一旦确定了天线尺寸，另一个影响RF功率的设计变量是PCD天线的匝数。PCD线圈的电感与其匝数具有二阶依赖性，而PCD-PICC对的互感则与PCD天线的匝数具有一阶依赖性。因此，增加匝数通常会增加EVMCo测试的RF功率。然而，即使互感总是可以通过增加匝数来提高，馈入天线的电流也会同时下降，因为：

任何NFC发送器，包括MAX32560中的NFC发送器，都不可能成为理想的恒流源。

PCD线圈的电阻损耗不容忽视，随着匝数的增加，电阻损耗会显著增加。

由于这个原因，以及最大RF功率的要求，存在最佳匝数以最好地满足EMV 3.0的整体RF功率规格，并且该最佳匝数随着给定尺寸的增加而减少。例如，假设尺寸为7cm×5cm的PCD天线实际上与MAX32560匹配，最佳匝数通常为3或4，具体取决于其他天线参数，如材料和附近的金属物体。通常，合理的匝数会导致线圈的自感在0.5–3μH范围内。

其他天线参数

其他天线参数（包括基板材料和线圈走线宽度）会影响RF功率性能。例如，较宽的走线可降低天线的功率损耗，但会略微降低电感，从而降低与PICC目标相关的互感。在材料方面，尽可能为金属层选择高导电性材料，为基板选择介电损耗较低的材料是很简单的。现在，将铜线用于NFC天线而不是印刷电路板变得越来越流行，因为它不会遭受基板损耗，并且现代制造技术可以批量生产具有足够好的精度和足够低的成本的铜线线圈，以击败其PCB对应物。此外，原型设计阶段更方便地优化天线几何参数，从而减少设计时间和成本。

接近外部组件

在现代紧凑型NFC读卡器设计中，有时不可避免地在天线附近具有金属结构，例如触摸屏，键盘，接触式IC卡读卡器等。当磁场通过金属表面馈送时，金属内会感应出与原始电流相反方向的涡流。这有效地减少了工作容积中的整体磁场。有三种常见的方法可以解决此问题：

更改物理设计并调整附近金属物体的距离和/或角度。

将铁氧体片等可渗透屏蔽材料放置在天线和金属表面之间。这在一定程度上防止了涡流，具体取决于铁氧体的厚度、面积和位置。

在独立条件下设计具有更高功率裕度的天线，以补偿与附近的金属物体结合使用时的功率衰减。

产品设计人员必须仔细考虑RF性能、BOM成本和产品物理设计限制之间的权衡，以决定选择哪种方法。

天线匹配条件优化

一旦定义了天线，匹配的网络设计对于提供足够的电流和最小化RF功率的反射至关重要。PCD天线匹配设计指南中已经描述了与MAX32560进行天线匹配的详细指南。以下各节提供了其他设计考虑因素，以进一步提高RF功率性能。

匹配点的选择

存在最优 R火柴为外周中心提供最高的射频功率。值得注意的是，该最佳点高于最优R火柴在Tx驱动器之后为整个网络提供最高功率（根据共轭匹配理论，等于有效的TXP到TXN输出阻抗）。这是由于天线、网络组件中的损耗以及路径上的迹线损耗。总损耗越高，最优R越大火柴是。建议选择R火柴由于以下原因，略高于最佳点：

更高的R火柴减少了MAX32560 IC内部产生的热量，无需额外的热设计考虑。

更高的R火柴显著提高电源效率，从而延长电池寿命。

增加 R火柴从最佳功率点仅略微降低RF功率，因此设置R火柴高于精确最优匹配点是首选。

正是考虑到这些原因，PCD设计人员应考虑热量、能效和RF功率之间的权衡。对于MAX32560，6Ω至12Ω的匹配点是实际范围，具体取决于天线设计和匹配电路的总损耗。

电磁兼容滤波器优化

EMC滤波器的一般设计指南在PCD天线匹配设计指南中描述。为了进一步提高RF功率，将滤波器截止频率提高到26MHz会有所帮助。权衡是在EMC合规性和EMV信号完整性测试方面面临更多挑战，下一节将详细介绍。EMC电感通常是PCD电路整体损耗的主要因素，因此较高的Q值电感会提升电流，从而增加RF功率。或者，电感值较小且电感上具有相同的Q值也有助于降低阻性损耗。

在版图设计过程中，建议匹配网络的PCB上总走线长度尽可能短。发射器输出和EMC滤波器之间的距离是最关键的。这是由于MAX13的发送器输出端存在56.32560MHz载波的谐波，以方波形式驱动。长走线增加了相邻电路上电容和电感耦合的可能性，这可能导致EMC测试中的杂散辐射和传导水平不合格。有关RF电路布局的一般建议，请参阅Maxim教程4636，避免ISM-RF产品中的PC布局“陷阱”。

图4显示了EMC电路的示例布局。MAX32560的发送器输出从右侧进入，天线连接在左侧。

图4.EMC电路布局示例。

如图4所示，Le 电感按照 Maxim 教程 4636“避免 ISM-RF 产品中的 PC 布局”陷阱“中的建议，彼此垂直对齐，以减少它们之间的耦合。但是，这些电感器可以将高谐波信号含量耦合到其他电路上，因此，如果设计能够承受这些电感中由电感磁芯损耗引起的较低品质因数（Q），则建议为这些元件使用屏蔽电感。如果与相邻电路的物理隔离足够，则可以使用非屏蔽电感，尤其是在需要更高电路品质因数的情况下。

来自外周中心的加载效果

PCD-PICC系统的互感也会改变PCD天线的有效阻抗，特别是当PICC靠近PCD时。匹配条件也会受到影响;对于正常的非对称匹配，匹配点会转移到更高的阻抗，因此有助于在较短的距离内降低RF功率。这就是为什么可以突破图1和图2的理论尺寸限制的原因之一。

PICC负载效应的一个非常重要的好处是，它提供了接收器处的场检测（FD）电路可感知的变化。如AFE调谐指南中所述，这可以用作确定PICC位置的反馈，以便PCD可以动态调整其设置以读取卡并在不同位置和负载条件下通过EMV测试用例。

值得一提的是，通过FD电平进行动态功率控制可以进一步最小化RF在一定距离内向PICC输送功率的变化。对于非对称匹配，它需要复杂的固件算法，而对于对称匹配，一个简单的负反馈决策算法就可以达到目的。负载效果主要由PCD和PICC天线决定，但EMC滤波器截止频率也会影响加载效果的方向和强度。通常，较低的截止频率会降低匹配点向较高阻抗的偏移。一旦截止频率接近14MHz，它就开始反转方向并成为对称匹配。建议设计与MAX32560进行非对称匹配的PCD，因为它具有长距离RF功率的优势。

Q 调谐电阻

对于EMV合规性，并不总是需要更高的RF功率。一旦 TAB11 通过 4 厘米和边缘从 V最低就足够了，建议增加匹配网络上的Q调谐电阻以降低功耗。这种做法不仅使满足V的要求变得更加容易。.MAX在0cm处，但也为接收器提供了更高的带宽，并使EMV PICC到PCD接收器测试仪更容易通过。总 Q 应选择在尽可能低的值下选择，该值仍通过 4cm 处的最小功率;Q的上限由发射信号完整性和接收器性能决定，这将在后面的章节中详细阐述。

PCD 至 PICC 信号波形完整性

PCD转PICC信号接口测试用例（TA121-TA128，TB121-TB127）.x.（2，3）.z00是电源测试用例通过后要执行的第二组测试用例。至此，包括天线和匹配在内的主要硬件设计已经完成。但是，由于功率和信号完整性要求之间的权衡，很有可能需要调整和迭代才能通过这两组测试。首先，鼓励测试A型信号接口，因为A型的调制指数固定为100%，如果硬件上存在固有问题，则A型测试结果显示出来。B型测试包括调制指数测试，这需要相对复杂的调谐过程，但它只涉及AFE设置软件，大多数调制指数故障不是固有问题，因此软件最终可以将其调谐到合规条件。

Q值对PCD-PICC信号波形的影响

图5显示了A型PCD至PICC修改的米勒100%ASK波形。EMV 信号完整性测试要求符合 t1、t2、t3 和 t4 标准。t1和t2主要与米勒宽度有关，米勒宽度由MAX32560 IC自我保证。虽然t3和t4取决于PCD-PICC系统的整体Q值，但其上升沿和下降沿的压摆率需要满足t3控制的要求。

图5.EMV 3.0 的参数定义，用于 A 型 PCD 到 PICC 接口波形信号完整性测试。

t3的可接受范围为EMV0.1中定义的18–3.0μs。1.18μs的值对应于16个载流子周期（fc).这意味着包络需要在 90 个载波之前达到其全振幅的 16%。

整体Q值的调谐是RF功率与其ASK调制过渡沿的压摆率之间的权衡。较高的Q值会增强PCD天线上的电流，但会增加t3。图6显示了将电路与理想天线模型匹配的示例的仿真结果，该模型具有三种不同的Q调谐电阻值。这种行为就像一阶LR电路，即使PCD网络是高阶的，并且具有更复杂的阶跃响应方程。除 t3 外，t4 也有其规格，并且取决于整体 Q。如果t3或t4超过其上限，则可以以RF功率为代价将Q调谐电阻提高到较低的t3和t4。

图6.失谐电阻RQ对A型100%ASK信号上升时间的影响。红色：RQ = 2Ω，黄色：RQ = 5Ω，蓝色：RQ = 10Ω。

PICC加载效应对信号波形的影响

PICC的负载效应会影响RF功率以及PCD至PICC信号波形。在某些情况下，负载效应会显著破坏匹配电路的电感-电容平衡，并引入更多不希望的振荡行为。

图7显示了使用理想天线模型的示例匹配电路的仿真结果，其中三种不同的负载水平会影响有效天线电感。当匹配条件被打破时，可以清楚地看到不希望的过冲。实际上，在将PICC放置在小于1cm的距离之前，不会发生如此严重的加载效果。在2种PICC和0种不同的线性载荷中，具有高线性载荷的PICC3在3cm处的载荷效应最强，PICC2对PCD的载荷效应最小。这是因为PICC13具有较小的天线，而PICC56在2.0MHz的载波频率下谐振。因此，建议在其他位置和PICC之前检查<>cm处的PICC<>高线性负载测试用例是否有过冲/下冲。如果不符合规范，有多种方法可以改进：

匹配网络重新设计：降低EMC滤波器的截止频率有助于降低负载效应。此外，匹配条件可以针对特定负载条件（例如，2cm处的PICC2高线性负载）进行优化，而不是针对卸载条件进行优化。在这种情况下，3cm和4cm处的波形略有不匹配，但在0cm处的偏差较小。

天线重新设计：增加天线尺寸和/或减少匝数有助于降低负载效应，但是，考虑到RF功率，需要权衡。

产品物理设计调整：将实际的0cm参考平面稍微远离天线线圈平面是解决此问题的另一种有用方法。这略微降低了在较远距离看到的功率。

图7.严重负载效应的影响。红色：无负载效应的匹配条件，黄色：天线有效电感变化200nH，蓝色：天线有效电感变化400nH。

B 型 PCD 信号调制指数优化

有关 B 型 PCD 信号调制指数调谐和动态 AFE 配置的详细信息，请参见 AFE 调谐指南。此外，如天线匹配设计指南中所述，可以优化RXP和RXN之前的分压电阻，以便在空载条件下最大化FD电平，但仍低于其饱和点（255）。这样，它有助于增加FD电平的动态范围，并更容易分离索引步长。对于EMV 3.0，与EMV 2.6相比，它增加了FD阈值阵列和AFE设置矩阵的规划和设置的复杂性。建议在五个距离处预先记录具有两个不同线性载荷的三个PIC的FD水平。如图 8 所示，绘图有助于可视化将测试点划分为不同的步骤索引组。在每个步骤索引组中，可以找到一个驱动器低值，使该组中的所有测试点都通过EMV调制要求。由于 10%–14% 是可接受的范围（不同的距离略有不同），因此将调制指数调整为 11% 或 12% 左右是最佳做法。通常，PCD对负载效应越敏感，其调制指数在不同距离上的变化就越大，因此需要更多的分离。有益的是，更强的上样效应也增加了FD水平的范围，从而允许更多的分离。

图8.在五个不同距离处具有高线性和低线性负载的三个 PICC 的一组 FD 值示例。

B型波形信号完整性

需要注意的是，其他B型波形测试最好在调制指标测试通过后进行。这是因为调制指数的变化也会影响这些测试用例。B型信号的上升沿/下降沿时序和信号完整性遵循与A型相同的规则，因此本节前面描述的过程也直接适用于B型波形。通常，如果PCD硬件已经通过了A型信号完整性，它也通过了B型信号完整性。

外周中心壳转PCD接收器性能

PICC-to-PCD信号接口测试用例（TA131-TA138，TB131-TB138）.x.1.zrf是继RF功率和PCD波形信号完整性测试用例通过后执行的第三组测试用例。尽管这组测试用例的执行和调试花费的时间最多，但调优过程主要与固件设置有关，不太可能发现有必要更改PCD的硬件设计。接收机的大多数 AFE 设置详细信息已在 AFE 调谐指南中描述，在本文档中，提到了 EMV 3.0 的一些其他注意事项。

PCD 接收器灵敏度

PCD接收器的接收器灵敏度主要由PCD提供的13.56MHz载波的相位噪声决定。这是因为其他噪声源（如热噪声）要低几个数量级。稳定的低抖动NFC时钟源（晶体振荡器）频率为27.12MHz，对于确保PCD具有良好的接收器灵敏度至关重要。如果相位噪声在距载波的124kHz偏移处低于-848dBc/Hz，则可以使用频谱分析仪在现场调谐时检查载波的相位噪声，而无需轮询;对于MAX32560来说应该足够了。135厘米处的TA/TB2和136厘米处的TA/TB4是检查EMV 3.0灵敏度是否足够的最佳测试用例位置。

接收器性能的硬件注意事项

PCD的总Q值决定了其工作带宽。如果Q值过高，848kHz符号速率的调制PICC至PCD信号可能会降低。但是，由于PCD信号波形完整性测试已经保证了Q值在合理范围内，因此此时由于接收器性能而必须进一步降低PCD品质因数的可能性较小。

此外，Rx链上的分压电阻应设置为在空载条件下可以观察到合理的大FD电平的值，并且最好不要在任何感兴趣的负载条件下饱和。通过这种方式，它有助于提高馈入接收器的信号强度。但是，此步骤应该在Tx B型调制指数优化期间已经完成。

接收器AFE设置的固件调整

动态固件接收机设置调谐的详细过程在PCD AFE调谐指南中描述。在收集具有非线性负载的三个PICC的FD水平数据后，可以进行类似的FD水平步骤指标划分规划，类似于图8的图有助于可视化EMV 3.0中所有感兴趣的测试用例的整体FD水平分布。需要注意的是，对于每个位置和PICC都有四种不同的接收器测试用例，对于A型和B型协议，具有不同的负载调制（最小正，最大正，最小负和最大负）。优化触发级别 A 和触发级别 B 以及其他动态 AFE 设置至关重要，尤其是在具有挑战性的位置。

互操作性测试

尽管互操作性测试与EMV模拟测试是分开的，但从技术上讲，它可以被视为EMV模拟PICC-PCD接收器性能测试的扩展。不同之处在于，目标PICC是市场上的移动卡仿真设备，而不是EMVCo参考PICC。操作量在覆盖的位置略有不同。通常，通过EMVCo模拟测试的PCD几乎应该自动通过互操作性测试。这是因为EMV3.0的升级试图覆盖市场上不同EMV兼容的PICC靶标的所有可能极端情况。互操作性测试包括移动设备的集合。这些测试设备通常根据EMVCo的方向交换，并且在不同地区的测试实验室中可能有所不同。如果在互操作测试中存在具有挑战性的情况，建议在优化动态接收器AFE设置时与模拟接收器测试用例一起考虑。

总结

还有一些其他测试用例，如位电平编码信号接口测试，由MAX32560 IC及其捆绑固件自我保证，不需要任何额外的设计考虑。建议的测试和调试过程如下：

PCD 到外周通中心射频功率测试

A型Tx信号完整性测试

B型Tx调制指数，然后是其他信号完整性测试

外周转PCD Rx试验，包括A型和B型

为了在设计和优化迭代过程中节省时间，在实现相当好的PCD硬件设计和固件设置之前，可以先执行4cm和0cm等极端情况。

审核编辑：郭婷