DS2152L与DS2151Q的比较

本应用笔记重点介绍DS2152L和DS2151Q T1单芯片收发器的区别。DS2152L是DS2151Q的超集。DS2151Q的所有原始特性都得以保留，为DS2151Q创建的软件可以毫不费力地转移到DS2152L上。

附加功能

新功能	部分
非多路复用总线操作选项	1 & 2
无晶振抖动衰减	14
附加硬件信号功能 接收信令重新插入背板多帧同步 在单独的 PCM 数据流中提供信令 信号冻结 信令数据更改时生成的中断	7.2 & 9
在发送和接收路径中插入每通道代码	8
用于FDL的全HDLC控制器，在发送和接收路径中均具有16字节缓冲器	11
RCL、RLOS、RRA 和 RAIS 警报现在会在状态更改时中断	4
8.192 MHz 时钟合成器	1
每通道环回功能	1
添加硬件引脚以指示载波丢失和信令冻结	1
线路接口功能可以与成帧器/格式化程序完全解耦，以允许： 光纤、HDSL 和其他 NRZ 接口的接口 能够分接发送和接收双极数据流以进行监控 能够损坏数据并插入成帧错误，CRC错误等。	1
发送和接收弹性存储现在具有独立的背板时钟	1
能够监控发射和接收路径中的DS0通道	6
访问成帧器/格式化程序和弹性存储之间的数据流	1
线路接口中的 AIS 生成，独立于环回	1 & 3
能够根据日本标准计算和检查CRC6	3
能够在 2.048 MHz 背板模式下通过弹性存储传递 F-Bit	3 & 15
可编程带内环路代码生成和检测	12
设备识别寄存器	3

寄存器定义的更改

在实现DS2152L的新功能时，优先考虑保留DS2151Q 寄存器映射便于从现有DS2151Q设计迁移代码。本节重点介绍寄存器 DS2152L的增设和差异

新功能寄存器使用情况

突出显示包含与新功能相关的位位置的特定寄存器。每个项目都可以在 所列各部分下的数据表。

注册	描述
TCR1	发射控制寄存器 1
FDLC	FDL 控制
FDLS	FDL 状态
菲姆	FDL 中断掩码
RPRM	接收性能报告消息
红豆苇	接收面向位的代码
RFFR	接收FDL FIFO
贸普瑞姆	传输性能报告消息
待定	传输面向位的代码
TFFR	传输 FDL 先进先出

注册	描述
CCR5	公共控件 5（位 4-0）
CCR6	公共控件 6（位 4-0）
TDS0M	传输 DS0 监视器
RDS0M	接收 DS0 监视器

注册	描述
RCBR1-3	接收通道块寄存器 1-3
TCBR1-3	发送通道块寄存器 1-3
CCR4	公共控件 4（位 7、6、2 和 1）

注册	描述
CCR4	公共控件 4（位 4 和 3）

注册	描述
CCR4	公共控件 4（位 0）
TIR1-TIR3	发送空闲寄存器 1-3

注册	描述
TCC1-TCC3	发射通道控制 1-3
TC1-TC24	发射通道寄存器 1-24
RCC1-RCC3	接收通道控制 1-3
RC1-RC24	接收通道寄存器 1-24

注册	描述
TCD	传输代码定义
IBCC	带内代码控制
CCR3	公共控件 3（位 1）
鲁普克德	接收代码定义
RDNCD	接收下来代码定义
SR1	状态寄存器 1（位 7 和 6）

注册	描述
印尼盾	设备识别

注册	描述
CCR5	公共控件 5（位 7）
CCR6	公共控件 6（位 7）

注册	描述
SR2	状态寄存器 2
IMR2	中断掩码寄存器 2

现有寄存器中的位分配更改

突出显示DS2152L中与DS2151Q相比已更改的位位置。

注册	位号	DS2151Q 符号	DS2151Q 说明	DS2152L 符号	DA2152L 描述
TCR1	2	特林克	绮丝选择	TFDLS	TFDL 选择
TCR2	0	B7ZS	位 7 零抑制使能	TB7ZS	发射侧位 7 零抑制使能
CCR1	3	斯克莱克	系统模式选择	中西克	RSYSCLK 模式选择
CCR1	4	利比	远程环回	中科	TSYSCLIK 模式选择
CCR1	6	法学学士	本地环回	奥德夫	输出数据格式
CCR3	0	利尔斯特	线路接口复位	不适用	未分配
CCR3	1	土	发送环路向上	特洛普	发送环路向上使能
CCR3	2	顶级域名	传输环路下降	电子控制单元	错误计数器更新选择
CCR3	5	P16F	引脚16的功能	RLOSF	RLOS/LOTC 输出的功能
RIR2	2	贾尔特	抖动衰减器极限跳闸	RBLC	接收蓝色警报清除
RIR2	6	RL0	接收电平位 0	LRCLC	线路接口接收载波损耗清除
RIR2	7	RL1	接收电平位 1	RLOSC	接收丢失的同步清除
SR1	1	RCL	接收载波损失	LRCL	线路接口接收载波损耗
SR2	0	不适用	未分配	RSC	接收信令更改
IMR1	1	RCL	接收载波损失	LRCL	线路接口接收载波损耗
IMR2	0	不适用	未分配	RSC	接收信令更改

功能	DS2151Q 位置	DS2152L 位置
贾尔特	RIR2.2	RIR3.5
利尔斯特	CCR3.0	CCR6.7
法学学士	CCR1.6	CCR5.6
RL0	RIR2.6	RIR3.6
RL1	RIR2.7	RIR3.7
利比	CCR1.4	CCR7.6

器件引脚输出的变化

封装类型

DS2152L采用100引脚14×14×1.4 mm LQFP封装。DS2151Q采用44引脚16.7×16.7×4.0 mm PLCC封装。列出的值适用于正文尺寸。

器件引脚差异

DS2152L	DS2151Q	描述
国际	INT1， INT2	在状态寄存器 1 和 2 以及 FDL 状态寄存器中的条件和条件更改期间标记主控制器。
测试	不适用	器件引脚三态使能。
多路复用器	不适用	多路复用/非多路复用总线操作选择。
D0：D7 或 AD0：AD7	公元0：公元7	多路复用/非多路复用总线。
A0：A6	不适用	地址总线。
A7 或 ALE	但	A7 用于非多路复用总线操作，ALE 用于多路总线操作。

DS2152L	DS2151Q	描述
MCLK	不适用	1.544 MHz TTL时钟输入，用于时钟/数据恢复和抖动衰减。
MCLK， XTALD	XTAL1， XTAL2	1.544 MHz 石英晶体选项，而不是 MCLK 上的 TTL 电平时钟。
8XCLK	不适用	8 x 1.544 MHz时钟，频率锁定至时钟/数据恢复模块或TCLK1引脚。
刘	不适用	线路接口电路连接使能。
RPOSO	不适用	接收线路接口RPOS双极性数据输出。
雷格	不适用	接收线路接口RNEG双极性数据输出。
RCLKO	不适用	从T1线路缓冲恢复时钟。
特波西	不适用	传输线接口TPOS数据输入。
特内吉	不适用	传输线接口TNEG数据输入。
特利基	不适用	传输线接口时钟输入。

DS2152L	DS2151Q	描述
西斯克莱克	不适用	传输端弹性存储时钟。
同步	不适用	传输端弹性存储帧或多帧同步输入。
TSIG	不适用	传出信令数据输入。
紧张	不适用	传输弹性存储数据输出。
啧啧��	不适用	传输格式化程序数据输入。
噗��	不适用	传输格式化程序 TPOS 数据输出。
特内戈	不适用	A 传输格式化程序 TNEG 数据输出。
TCLKO	不适用	用于通过发送端格式化程序移动数据的缓冲时钟。

DS2152L	DS2151Q	描述
射频同步	不适用	接收帧同步。
同步	不适用	接收多帧同步。
莱塔特	不适用	接收侧成帧器数据输出。
RSYSCLK	不适用	接收端弹性存储时钟。
RSIG	不适用	接收信令位输出。
RCL	不适用	接收载波丢失指示。
RSIGF	不适用	接收信令冻结指示。
8MCLK	不适用	以RCLK为基准的8.192MHz时钟。
RPOSI	不适用	接收侧成帧器正数据输入。
核糖核酸	不适用	接收侧成帧器负数据输入。
RCLKI	不适用	接收侧成帧器时钟输入。

审核编辑：郭婷