0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在超纯晶圆上堆叠超高纯层的外延技术呢?

1770176343 来源:四有芯人 2023-06-19 10:04 次阅读

广义而言,半导体基板即为晶圆。我们可以直接在晶圆表面堆叠晶体管,即半导体电路的基本元件,也可以构建新的一层,将其作为基板并在上面形成器件。特别是用于通信、军事和光学元件等特殊用途的晶体管,或是高性能和高质量的晶体管,它们都需要用到外延晶片。在本文中,我们将介绍这种在晶圆之上由超纯硅构成的超高纯层(也被称为“外延层)的形成过程、用途和特征。

1.外延层,超纯晶圆上的“超高纯”层

0af6d328-0ddd-11ee-962d-dac502259ad0.png

图1.初始籽晶和附加工艺流程所在的外延层

晶圆制造过程独立于半导体制造过程。它将熔融硅转化为纯度近100%的高纯度晶圆,并将其切割成板状。晶圆制造涉及各种材料,包括从集成电路最常用的硅和锗,到用于高速模拟的砷化镓。

总体而言,晶圆制造工艺流程大多相似,仅在工艺条件和方法上略有不同。硅片可分为三类超纯硅片、(P型/N型)掺杂硅片以及经过附加工艺处理的外延片。其中,P型硅片最为常用。这是因为只要在P型基板上完成N-Well(半导体制造工艺),就可以简单地制造互补金属氧化物半导体场效应晶体管(CMOSFET)。外延片是对超纯晶圆施加附加工艺(即所谓的外延工艺)后的产物,此时的超纯晶圆称为籽晶(中间产物)。

2.形成外延层的前提条件:晶体结构

0b33249a-0ddd-11ee-962d-dac502259ad0.png

图2.外延层与非晶层

在英语中,外延(epitaxial)一词的前缀“epi-”表示“在上面”,而外延层则是指向上形成的层。外延一词代表外延生长,这意味着新层不断堆叠生长形成单晶。单晶为固态,其中同一类型的所有晶体沿着特定的晶轴有规律地形成,同时籽晶位于下方且晶格方向保持不变。

在晶体管结构中,充当漏极电流流动路径的基板应具有晶体结构;然而,由于在半导体制造工艺前期所使用的大多数沉积方法都会有非晶(无定型)层,因此需要依靠特殊条件和方法生成外延层,以避免出现非晶态。

要用作籽晶层,晶格应具备晶体结构,同时依照下层晶格结构向上生长。因此,重要的是形成晶格排列规则且晶格常数一致或相似的层。由此,通过特殊方法在籽晶层上形成的新层或基板便是外延层,而外延层所覆盖的晶圆被称为外延片。

3.晶格内电子流动条件

0b54715e-0ddd-11ee-962d-dac502259ad0.png

图3-1.不同层平均电子流动速率对比-单晶层:快

0b97e3ee-0ddd-11ee-962d-dac502259ad0.png

图3-2.不同层平均电子流动速率对比-多晶层:中等

0bbf8c00-0ddd-11ee-962d-dac502259ad0.png

图3-3.不同层平均电子流动速率对比-无定形(非晶)层:慢

(单晶层>多晶层>无定形(非晶)层)

半导体器件的功能包括促使电子流动,检测和判断流动情况,并将判断结果以开/关形式呈现。在籽晶上进行附加工艺(超高纯)处理是为了制造一个无任何缺陷的层,以此促进电子在零缺陷场中的流动。

要想增加电子在某个方向上的流动速度,晶格必须呈规则排列。当原子之间的距离恒定时则更为有利。换句话说,多晶或非晶(无定型)晶格的排列会削弱电子流动速率并形成电子陷阱,从而增加了栅极电压和漏极电流预测和管理难度。

4.晶格常数

0be4342e-0ddd-11ee-962d-dac502259ad0.png

图4.外延层和单晶结构的晶格常数

晶格常数是指硅原子之间的键(共价键)间距。当任何一种其它元素进入硅原子间时,原子的电荷量发生变化,导致原子间距(晶格常数)发生变化。尽可能避免晶格常数的改变是非常重要的。这是因为晶格常数不一致会影响上下层的热膨胀系数,很可能导致晶圆翘曲。此外,当堆叠二氧化硅或二氧化铪作为栅极氧化层时,若是通过外延生长制造出晶格常数一致的超高纯层,而非在含杂质的硅基板上进行堆叠,可以将接触面之间的电子陷阱和接触面之间的失配情况(粘结程度减弱等)降至最低。

尽管外延层品质优良,但由于制作工艺复杂、成本较高,且外延工艺需要依靠单晶生长,处理速度缓慢,因此外延层仅在特殊情况下使用。

5.晶格匹配和失配情况

0c071c82-0ddd-11ee-962d-dac502259ad0.png

图5-1.两种异质外延情况-外延层晶格常数非常大时

0c2bd018-0ddd-11ee-962d-dac502259ad0.png

图5-2.两种异质外延情况-外延层晶格常数非常小时

当晶体结构中的籽晶层和外延层具有相同间距时,我们称之为同质外延,反之,我们称之为异质外延。在异质外延的情况下,当外延层的晶格间距较大时,需要施加压应力使其与籽晶层间距相匹配。相反,当外延层晶格间距小于下层籽晶层晶格间距时,需要施加拉应力来增加间距。

原子的结合形成晶体结构,或称晶格。如果晶体结构中原子间距不匹配,则会出现包括空洞、突起在内的缺陷,进而引发质量问题。通过在基板上生成新的外延基板可以克服这些问题。重要的是,如果在外延层形成的同时进行掺杂操作,则可按需形成杂质层,并将其作为基板,制作半导体部件。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    26830

    浏览量

    214046
  • 晶体管
    +关注

    关注

    77

    文章

    9606

    浏览量

    137631
  • 栅极电压
    +关注

    关注

    0

    文章

    68

    浏览量

    12754

原文标题:在超纯晶圆上堆叠超高纯层的外延技术

文章出处:【微信号:半导体封装工程师之家,微信公众号:半导体封装工程师之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    2019年代工市场中国增长最快 预计2020年代工IC总产能将增长4%

    据IC Insights发布的最新IC市场预测分析报告数据显示,中国成为2019年代工市场增长最快的主要地区。 随着过去十年来中国无晶圆厂IC公司(例如海思半导体)的兴起,该国对代工服务的需求
    的头像 发表于 01-13 10:13 7286次阅读

    2013年全球代工产业营收预计达350亿美元

    据IHS iSuppli公司的半导体制造与供应市场追踪报告,今年全球代工产业的营业收入预计达到350亿美元,比2012年的307亿美元劲增14%。预计2016年
    发表于 04-15 09:29 774次阅读
    2013年全球<b class='flag-5'>纯</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工产业营收预计达350亿美元

    级多层堆叠技术及其封装过程

    随着 5G 和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。级多层堆叠技术作为能够突破单层芯片限
    发表于 09-13 11:13 4669次阅读

    堆叠超高外延技术

    和高质量的晶体管,它们都需要用到外延晶片。在本文中,我们将介绍这种在之上由硅构成的超高
    发表于 06-26 10:05 556次阅读
    在<b class='flag-5'>超</b><b class='flag-5'>纯</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>上</b><b class='flag-5'>堆叠</b><b class='flag-5'>超高</b><b class='flag-5'>纯</b><b class='flag-5'>层</b>的<b class='flag-5'>外延</b><b class='flag-5'>技术</b>

    的基本原料是什么?

    ,然后切割成一片一片薄薄的。会听到几寸的晶圆厂,如果硅的直径越大,代表著这座晶圆厂有较好的技术。另外还有scaling
    发表于 09-07 10:42

    什么是

    ` 是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为;在硅晶片可加工制作成各种电路元件结构,而成为有特定电性功能之I
    发表于 12-01 11:40

    世界级专家为你解读:级三维系统集成技术

    ,我们将采用穿硅通孔(TSV)用于堆叠器件的互连。该技术基本工艺为高密度钨填充穿硅通孔,通孔尺寸从1μm到3μm。用金属有机化学汽相淀积(MOCVD)淀积一
    发表于 12-02 11:55

    是什么?硅有区别吗?

    `什么是硅,硅就是指硅半导体积体电路制作所用的硅晶片。
    发表于 12-02 14:30

    VLSI与硅材料的关系论述

    VLSI与硅材料的关系论述
    发表于 09-14 15:54 7次下载
    VLSI与<b class='flag-5'>超</b><b class='flag-5'>纯</b>硅材料的关系论述

    台积电发布堆叠技术 目标是在5NM制造工艺使用

    台积电目前正在圣克拉拉举办第24届年度技术研讨会,它刚刚发布了一个可以为显卡带来革命性变革的技术Wafer-on-Wafer (WoW,堆叠
    的头像 发表于 05-05 04:24 3859次阅读
    台积电发布<b class='flag-5'>堆叠</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>技术</b> 目标是在5NM制造工艺<b class='flag-5'>上</b>使用

    科技再生基地项目落户合肥 将填补省内产业空白

    10月16日,至科技再生基地项目正式签约,合肥新站区集成电路产业再添生力军。合肥新站区招商局局长安冬梅、至科技财务总监陆磊代表双方签订合作协议。区党工委书记、管委会主任路军,区
    的头像 发表于 10-21 10:29 4518次阅读

    回顾2018年世界集成电路代工状况

    2018年世界集成电路代工业务销售收入预计为577.32亿美元,同比增长5.32%。其中,中国大陆集成电路
    的头像 发表于 01-13 09:49 6958次阅读
    回顾2018年世界集成电路<b class='flag-5'>纯</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工状况

    2020年代工市场可望提高19%

    机构数据显示,在5G智能手机中对应用处理器和其他电信设备销售的需求增长的推动下,在去年经历了1%下跌的代工市场可望迎来爆发性增长,预计2020年看至19%。
    的头像 发表于 09-25 09:28 889次阅读
    2020年<b class='flag-5'>纯</b><b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工市场可望提高19%

    级多层堆叠技术的可靠性管理

    5D 封装和 3D 封装是两种常用的级多层堆叠技术。2. 5D 封装是将芯片封装到 Si 中介
    发表于 09-22 09:23 1444次阅读

    SiC外延工艺基本介绍

    外延是在的基础,经过外延工艺生长出特定单晶薄膜,衬底
    的头像 发表于 05-31 09:27 7052次阅读
    SiC<b class='flag-5'>外延</b>工艺基本介绍