0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为何TI的GPMC并口,更常被用于连接FPGA、ADC?我给出3个理由

Tronlong创龙科技 2022-05-27 10:53 次阅读

1GPMC并口简介

GPMC(General Purpose Memory Controller)是TI处理器特有的通用存储器控制器接口,是AM335x、AM437x、AM5708、AM5728等处理器专用于与外部存储器设备的接口,如:

● 类似于异步SRAM内存和专用集成电路(ASIC)设备。

●异步,同步,和页面模式(仅适用于非复用模式)突发NOR闪存设备。

●NAND闪存。

ADC器件。

ffbbfe6c-dd12-11ec-b80f-dac502259ad0.png

图 1GPMC概述

2GPMC并口特点

为什么工业领域在与FPGA/ADC通信的时候,更喜欢使用GPMC接口呢?本文给出3个理由,那就是:高带宽、连接模式丰富、配置灵活。具体如下:

PS:下文将介绍基于AM570x GPMC的ARM + FPGA通信案例、多通道AD(AD7606/ADS8568)采集综合案例。


(1)高带宽,速率可达100MB/s以上

以AM57x为例,通过GPMC接口与FPGA连接,采用DMA的方式读取FPGA端的数据,速度可达69MB/s,实际上通过配置GPMC接口的时序参数和不同工作模式,速率可超过100MB/s。


(2)连接模式丰富,灵活的8位和16位异步存储器接口

由于有gpmc_ad[15:0] 16个信号引脚可支持地址线与数据线复用和非复用模式,这让GPMC与外设的连接模式变得很丰富,可以和宽范围的外部设备通信,如:

●外部异步或同步8-bit位宽内存或设备(非突发设备)

●外部异步或同步16-bit位宽内存或设备

●外部16-bit非复用NOR Flash设备

●外部16-bit地址和数据复用NOR Flash设备

●外部8-bit和16-bitNAND Flash设备

●外部16-bit伪SRAM(pSRAM)设备


下面介绍几种连接模式。

1)16-bit Address/Data Multiplexed(地址线与数据线复用模式)

ffdefdcc-dd12-11ec-b80f-dac502259ad0.png

图 2

2)16-bit Nonmultiplexed(地址线与数据线非复用模式)

003b2f8e-dd13-11ec-b80f-dac502259ad0.png

图 3

3)8-bit Nonmultiplexed(地址线与数据线非复用模式)

007359f4-dd13-11ec-b80f-dac502259ad0.png

图 4

4)8-bitNAND(仅使用数据线模式)

此模式适用于无需地址线的场合,例如GPMC与NAND FLASH连接。NAND FLASH无需地址线,通过数据线D[x:0]发送读写命令,进行数据读取/写入。

00bcd160-dd13-11ec-b80f-dac502259ad0.png

图 5

(3)配置灵活,具有多达8个片选

GPMC基本编程模型提供了最大的灵活性,以支持八个可配置片选中不同的时序参数和位宽配置。可根据外部设备的特点,使用最佳的片选设置。

●可选择不同的协议,以支持通用异步或同步随机访问设备(NOR闪存,SRAM)或支持特定的NAND器件。

●地址和数据总线可在同一个外部总线上复用。

●读和写访问可独立定义为异步或同步。

●系统请求(字节,16位字,突发)是通过单次或多次访问进行。外部设备访问配置文件(单或多个优化的突发长度,本地包或仿真包)是基于外部设备特性(支持协议,总线宽度,数据缓冲区大小,本地包支持)。

●系统突发读或写请求是同步突发(多个读,或多个写)。在没有突发或页面模式时是由外部存储器或ASIC设备支持,系统突发读或写请求转换为连续单一的同步或异步访问(单一读,或单一写)。仅在单一同步或 单一异步读或写模式下支持8位宽的设备。

为了模拟一个可编程的内部等待状态,一个外部等待引脚可被监控,以在开始(初始访问时间)和突发访问期间动态的控制外部访问。

00ed8d78-dd13-11ec-b80f-dac502259ad0.png

图 6GPMC框图

3GPMC并口应用案例

创龙科技基于AM5708、AM5728设计的工业评估板——TL570x-EVM、TL5728-EasyEVM,由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足运动控制、工业PC、机器视觉智能电力、视频监测等工业应用环境。

* AM5708

013e7800-dd13-11ec-b80f-dac502259ad0.jpg

图7SOM-TL570x核心板

016ec97e-dd13-11ec-b80f-dac502259ad0.jpg

图8TL570x-EVM开发板

* AM5728

01ceb4a6-dd13-11ec-b80f-dac502259ad0.png

图9SOM-TL5728核心板

020e2a5a-dd13-11ec-b80f-dac502259ad0.jpg

图10TL5728-EasyEVM开发板

02b6ac7a-dd13-11ec-b80f-dac502259ad0.gif

02d2d242-dd13-11ec-b80f-dac502259ad0.png

图 11

本文讲解基于AM570x GPMC的ARM + FPGA通信案例、多通道AD采集综合案例。


3.1基于GPMC的ARM + FPGA通信案例


3.1.1案例功能


DSP端使用EDMA将数据搬运到指定的内存空间物理地址(GPMC片选基地址),再将数据读取回来并保存到DSP端L2SRAM,并校验数据读写的正确性、计算数据读写速率。ARM端通过MessageQ发送读写地址与读写大小到DSP端,DSP端读写对应内存空间,并返回传输时间及传输速率到ARM端。GPMC的初始化由ARM端驱动程序实现。


程序工作流程框图如下所示。

030f7120-dd13-11ec-b80f-dac502259ad0.png

图 12

3.1.2案例测试


将TL-HSAD-LX采集卡通过TL-HSAD-LX-PinBoard转接板和软排线,插到TL570x-EVM评估板的GPMC拓展接口J5上,并使用5V2A电源给TL-HSAD-LX采集卡供电硬件连接图如下。

033caa64-dd13-11ec-b80f-dac502259ad0.png

图 13

038dd6b4-dd13-11ec-b80f-dac502259ad0.png

图 14测试结果

EDMA单次传输数据大小为2KByte(0x800),总共循环100次。如需再次测试读写速度,请重新运行DSP端程序。


从上图可看到本次测试的误码率为0%(errcnt: 0);平均写入时间约为101us,写入速率约为38.53MB/s;平均读取时间约为118us,读取速率约为32.98MB/s。


备注:本次测试板卡通过软排线的形式连接,软排线的长度会影响误码率和读写带宽,目前测得最高速率为38.53MB/s(写入速率)。如将FPGA设计于底板,最高速率可到69MB/s(写入时间为28us)


3.2基于GPMC的多通道AD采集综合案例


3.2.1案例功能


AM570x DSP端使用EDMA通过GPMC接口采集AD7606或ADS8568模块8通道的AD信号,同时由DSP端对其中6通道的AD信号进行FFT处理,最后将8通道时域数据和经FFT处理的6通道频域数据保存到DSP端L2SRAM中,可通过仿真器与CCS软件查看对应通道的时域波形和频域波形。


程序保存通道0的时域数据和经FFT处理的频域数据至CMEM(共享内存)空间,通过IPC组件通知ARM端读取该通道的时域数据和频域数据,使用Qt在LCD显示屏上进行波形绘制,最后将数据保存到文件中。


本案例默认配置AD7606模块采样周期为6us,即采样率约为167KHz;配置ADS8568模块采样周期分别为5us,即采样率为200KHz。程序工作流程框图如下所示:

03b58e66-dd13-11ec-b80f-dac502259ad0.png

图 15

3.2.2案例测试


将Tronlong的TL7606I(AD7606)模块或TL8568I(ADS8568)模块插入评估板GPMC扩展接口,并对模块进行独立供电。TL7606I模块使用5V电源供电,J1跳线帽连接到0,使用±5V量程。TL8568I模块使用12V电源供电,软件已配置为±12V量程。


将模块的待测输通道正确连接信号发生器,信号发生器输出频率为4KHz、峰峰值为2Vpp(即幅值为1V)的正弦波信号。待测信号电压请勿超过模块量程,否则可能会导致模块损坏。评估板接入LCD显示屏,并通过仿真器连接到PC机。硬件连接示意图如下:

03e391bc-dd13-11ec-b80f-dac502259ad0.png

图 16TL7606I模块硬件连接示意图

043d1ade-dd13-11ec-b80f-dac502259ad0.png

图 17TL7606I模块硬件连接示意图

045e438a-dd13-11ec-b80f-dac502259ad0.png

图 18TL8568I模块硬件连接示意图

程序运行后,即可在LCD显示屏上看到通道0的时域波形和频域波形。

04c66758-dd13-11ec-b80f-dac502259ad0.png

图 19时域波形

04f1740c-dd13-11ec-b80f-dac502259ad0.png

图 20频域波形

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ARM
    ARM
    +关注

    关注

    134

    文章

    9027

    浏览量

    366442
  • FPGA设计
    +关注

    关注

    9

    文章

    428

    浏览量

    26464
  • 嵌入式主板
    +关注

    关注

    7

    文章

    6084

    浏览量

    35152
收藏 人收藏

    评论

    相关推荐

    同步与多个FPGA接口的千兆样本ADC

    电子发烧友网站提供《同步与多个FPGA接口的千兆样本ADC.pdf》资料免费下载
    发表于 10-10 11:32 0次下载
    同步与多个<b class='flag-5'>FPGA</b>接口的千兆样本<b class='flag-5'>ADC</b>

    用于 Microsemi® RTG4™ FPGATI 航天级电源解决方案应用手册

    电子发烧友网站提供《适用于 Microsemi® RTG4™ FPGATI 航天级电源解决方案应用手册.pdf》资料免费下载
    发表于 09-09 09:35 0次下载
    适<b class='flag-5'>用于</b> Microsemi® RTG4™ <b class='flag-5'>FPGA</b> 的 <b class='flag-5'>TI</b> 航天级电源解决方案应用手册

    开发用于将四ADC通道连接到MCU/MPU的自定义多通道SPI

    电子发烧友网站提供《开发用于将四ADC通道连接到MCU/MPU的自定义多通道SPI.pdf》资料免费下载
    发表于 09-02 10:12 0次下载
    开发<b class='flag-5'>用于</b>将四<b class='flag-5'>个</b><b class='flag-5'>ADC</b>通道<b class='flag-5'>连接</b>到MCU/MPU的自定义多通道SPI

    GPMC并口多通道AD采集案例,基于TI AM62x四核处理器平台!

    的通用存储器控制器接口,是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口,如:(1)FPGA器件(2)ADC器件(3)SRAM内存(
    发表于 07-10 10:30

    GPMC并口多通道AD采集案例,基于TI AM62x四核处理器平台!

    、AM57x等处理器专用于与外部存储器设备的接口,如: (1)FPGA器件 (2)ADC器件 (3)SRAM内存 (4)NOR/NAND闪存   图 1
    的头像 发表于 07-09 10:58 364次阅读
    <b class='flag-5'>GPMC</b><b class='flag-5'>并口</b>多通道AD采集案例,基于<b class='flag-5'>TI</b> AM62x四核处理器平台!

    双通道3GSPS ADC SC1249替代ADI的AD9208用于测绘雷达

    双通道3GSPS ADC SC1249替代ADI的AD9208用于测绘雷达
    的头像 发表于 04-19 09:32 445次阅读
    双通道<b class='flag-5'>3</b>GSPS <b class='flag-5'>ADC</b> SC1249替代ADI的AD9208<b class='flag-5'>用于</b>测绘雷达

    如何使用FPGA与FX3实现数据的传输?

    ,最终程序编译通过了,但是出现了4时序约束问题,实际BULK OUT可以传出数据,但是BULK IN接收数据失败。 请问是否是所使用的方式有误?所提供的verilog文件是否有详细的使用说明? 或者说,该如何使用
    发表于 02-28 07:44

    CAN如何将双通道ADC连接到FX3控制器?

    想用 FX3 控制器直接连接具有 250MSPS 的 14 位双通道 ADC 的并行 LVDS 输出。 从器件的数据表中可以清楚地看出,
    发表于 02-27 06:25

    FPGA资源与AISC对应关系

    芯片。 内部互联线(Interconnects):用于连接上述的各种资源。 而ASIC是为特定应用定制的硬件电路,其设计和制造过程是一次性的。因此,ASIC的资源与FPGA的对应关系并不直接。 在一些
    发表于 02-22 09:52

    【国产FPGA+OMAPL138开发板体验】(原创)6.FPGA连接ChatGPT 4

    嗨,亲爱的工程师、学生和爱好者们,来啦!欢迎来到神秘的星嵌世界!如果你是一位FPGA工程师或者对嵌入式异构技术感兴趣,那么你来到的地方绝对没错!今天,我们将一起探索一令人惊叹的星嵌基于TI
    发表于 02-14 21:58

    【国产FPGA+OMAPL138开发板体验】(原创)4.FPGAGPMC通信(ARM)EDMA

    嗨,亲爱的工程师、学生和爱好者们,来啦!欢迎来到神秘的星嵌世界!如果你是一位FPGA工程师或者对嵌入式异构技术感兴趣,那么你来到的地方绝对没错!今天,我们将一起探索一令人惊叹的星嵌基于TI
    发表于 02-06 14:18

    什么是串口?什么是并口?串口与并口有什么区别?

    什么是串口?什么是并口?串口与并口有什么区别? 串口和并口都是计算机与外部设备进行数据传输的接口,它们之间存在一些重要区别。在下面的文章中,将详细介绍串口和
    的头像 发表于 02-02 15:33 7224次阅读

    #人工智能 #FPGA #电子技术 五理由告诉你为何要学习FPGA

    fpga人工智能
    明德扬助教小易老师
    发布于 :2023年12月08日 06:17:53

    stm32接收ad7903链模式、无忙指示时ADC1和ADC2连接顺序问题求解

    的时候,数据手册给出的引脚如下,当SL7接B,SL8接A的时候,实际结构为ADC2的输入接地,输出接入ADC1的输入,ADC1的输出作为2
    发表于 12-05 07:00

    求助,关于AD2S1210并口时序图中时钟的疑问

    以上两图分别为AD2S1210并口配置模式下写时序和普通模式下读时序 请问这两图中的CLKIN是什么时钟?并口通讯的时候需要用时钟吗? 的理解是,
    发表于 12-04 06:00