0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

2022 Sigrity Aurora SPB 17.4 版本更新 I 支持 Clarity 和 PowerSI 引擎直接集成

深圳(耀创)电子科技有限公司 2022-08-28 16:15 次阅读

17e7f4ba-256f-11ed-9ade-dac502259ad0.png

Allegro和 Sigrity 软件最新发布了一系列的产品更新(SPB17.4 QIR4 release)。我们将通过实例讲解、视频演示让您深入了解 Allegro PCB Editor、Allegro System Capture、Allegro Package Designer Plus(本期内容)Sigrity Aurora(本期内容)、Sigrity SystemSI、Sigrity SystemPI等产品的新功能及用法,助力提升设计质量和设计效率。


181b8050-256f-11ed-9ade-dac502259ad0.png

Cadence Sigrity Aurora 为 PCB 设计前、设计中和布局后提供传统的信号电源完整性 (SI/PI) 分析,结合 Cadence Allegro PCB 编辑和布线技术,Sigrity Aurora用户在设计初期就可以使用 “What-if” 探索环境进行分析,从而获得更准确的设计约束并减少设计迭代。

Sigrity Aurora 直接读写 Allegro PCB 数据库,可快速准确地整合设计和分析结果。它提供了一个基于 SPICE 仿真器和获得专利的 Sigrity 嵌入式混合场求解器,用于二维和三维结构提取。同时支持兼顾电源影响(Power-Aware)的 IBIS 模型,如需要还支持晶体管级别的模型。高速信号可以在布局阶段中或布局阶段后,对比备选方案进行研究,以便对所有相关信号进行全面分析。

18373f02-256f-11ed-9ade-dac502259ad0.png

在最新的 SPB 17.4 版本中,Cadence Sigrity Aurora 主要在以下几个方面对互连建模的仿真功能进行了更新:

支持对未布线网络的拓扑提取及建模:支持布线前按照预拉线曼哈顿长度拓扑提取,并进行信号互连搭建,进行信号完整性仿真分析。

支持 Clarity 3D Solver 和 Sigrity PowerSI 引擎直接集成:在 Aurora 环境中,可以通过选择需要提取的网络调用 Clarity3D Solver 和 Sigrity PowerSI 引擎进行 S参数 的仿真建模。

IR Drop 直流电压降仿真支持自动剪切功能:自动剪切功能,可以加快仿真的速度,针对大型 PCB 的区域分析及部分电路仿真提升仿真的速度。

新增生成同轴电缆和双绞线电缆的模型:生成同轴电缆和双绞线建模,支持框架及及参数建模和自定义参数建模的办法,通过修改编辑支持直接进行信号互连拓扑及信号互连仿真。

Sigrity Aurora

互连建模仿真亮点——

#2 支持 Clarity 3D Solver 和 Sigrity PowerSI 引擎直接集成

Aurora_TopWbench_SPB17.4 更新之后,Clarity 3D Solver 和 Sigrity PowerSI 引擎直接集成到 Allegro 环境中,可以通过选择需要提取的网络调用 Clarity3D Solver 和 Sigrity PowerSI 引擎进行 S参数 的仿真建模。

接下来我们使用一个实例文件来讲解 S参数 的仿真建模方法。

184aaa06-256f-11ed-9ade-dac502259ad0.png

1

实例讲解 · 视频版


建议在WIFI环境下观看,并注意调整音量

2

实例讲解 · 图文版

1

在 Analysis Workflows 流程中选择 Interconnect Model Extraction Workflows 传输线提取流程,进行S参数提取。

186a2160-256f-11ed-9ade-dac502259ad0.png

2

Analisis Engine Selection 选择分析的引擎为 Sigrity PowerSI。

1877269e-256f-11ed-9ade-dac502259ad0.png

3

Component Model Setup 用来设置元件模型的参数配置, Set up Default Models 用来配置默认的元件模型。Single Ended Pin Use 设置单端口网络引脚设置, IN 输入引脚模式设置, OUT 输出模型设置, BI/Other 桥接其他模型设置。Differential Pin Use 设置差分端口网络引脚设置,允许浏览 IBIS 文件修改输入、输出、桥接的 GPIO 引脚模型。

1888ecda-256f-11ed-9ade-dac502259ad0.png

4

支持修改模型,点击 Browse 浏览默认的模型文件,点击 Set Search Path 可以支持设置 IBIS 的路径,允许在修改后的 IBIS 路径下查找新的 IBIS 文件进行模型的配置和参数设置。

18a91bfe-256f-11ed-9ade-dac502259ad0.png

18b761e6-256f-11ed-9ade-dac502259ad0.png

5

Manage Analysis Model Libraries 用来配置和管理模型库,允许支持对本地项目库的修改和编辑管理,也允许调用 AMM 外部系统库。能导入 AMM 外部库,导入库的清单,打开和管理分析库文件等。

18d46b4c-256f-11ed-9ade-dac502259ad0.png

6

Launch Analysis Model Manager 用来启动元件的模型管理器,在模型管理器窗口中,能够对项目库和外部的库文件进行查阅、编辑、删除、修改等操作。并且可以分析模型库中元件的参数,包括电容电阻、电感、VRM、连接器、封装、SPICE 模型等。

18dd4f32-256f-11ed-9ade-dac502259ad0.png

7

Asign Models 用来给元件添加赋予模型,在 Analysis Model Management 窗口中可以查看。允许对元件自动生成赋予模型,也支持手动对模型进行设置。允许从 AMM 文件元件的模型管理器选中模型,和调用 IBIS 模型文件进行模型的设置。

190f57fc-256f-11ed-9ade-dac502259ad0.png

8

选中需要添加模型的元件,然后选择 Browse Model按钮,在元件的模型管理器中选取模型文件和对模型参数进行设置。

191f4aea-256f-11ed-9ade-dac502259ad0.png

9

Reference Net 设置参考网络,在例子中该处文件要设置成 GND 网络,提取信号网络是以 GND 网络作为参考进行网络设置。

19616f88-256f-11ed-9ade-dac502259ad0.png

10

Select Nets 选取需要分析的网络,在 Net Selection 中选择需要分析的网络,点击右侧图标按钮确认,支持单网络和差分网络的提取分析。若分析网络中存在直流电源网络或者 GND 网络可以点击 Excluded DC Nets 按钮进行 DC 直流网络的设置。

196f71d2-256f-11ed-9ade-dac502259ad0.png

11

Set Up Frequencies 设置仿真提取的频率参数等, Sigrity PowerSI 设置仿真频率范围、开始和截至频率、扫描频点模式、频点数量等。

198545ac-256f-11ed-9ade-dac502259ad0.png

12

Set Up Analysis Options 是分析的可选设置项,Translator 设置文件转换的参数,Layout 设置 PCB 的裁切区域,Simulation 设置仿真的参数,比如端口、挖空区域、电气模型、铜皮和 NET 的选择以及远场结果。

198deb6c-256f-11ed-9ade-dac502259ad0.png

13

View 3D Geometry 用来预览显示选中分析网络的互连通路,可以查看分析网络的所在层及网络通道的属性显示结果。

19a36f64-256f-11ed-9ade-dac502259ad0.png

14

Set up Computer Resources 设置计算机资源,支持多核心的资源调用,这里可以按照计算机 CPU 的核心数量来选择执行的资源配置。

19b077fe-256f-11ed-9ade-dac502259ad0.png

15

设置完成后选择 Start Extraction 命令可以开始进行 S参数 提取。

19dbe902-256f-11ed-9ade-dac502259ad0.png

16

S参数 提取完成后软件会自动打开 BNP Viewer 界面,弹出提取完成的 S参数 结果。

19e70cd8-256f-11ed-9ade-dac502259ad0.png

17

报告可以对 S参数 的结果进行分析,显示出插损、回损、串扰的分析结果。

19fef848-256f-11ed-9ade-dac502259ad0.png

18

还可以支持 S参数 的结果报告,支持 BNP、Touchstone 格式文件保存。

1a0802c6-256f-11ed-9ade-dac502259ad0.png

19

文件保存完成以后,可以看到提取到的参数文件已经保存在硬盘的文件目录下。

1a2885fa-256f-11ed-9ade-dac502259ad0.png

20

选择 Launch Topology Explorer 按钮,可以将已经生成的 S参数 结果文件,自动加载到 Topology Workbench 拓扑仿真界面中,并形成 BLOCK 图标。

1a2f5a60-256f-11ed-9ade-dac502259ad0.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • SPB
    SPB
    +关注

    关注

    0

    文章

    27

    浏览量

    13031
收藏 人收藏

    评论

    相关推荐

    SOLIDWORKS 2025版本使用了全新的渲染引擎

    的革新,其中显著的变化莫过于其全新引入的渲染引擎。这一革命性的技术更新,不仅大幅提升了渲染的质量和速度,更让设计师们能够以有效作出令人惊艳的视觉效果。
    的头像 发表于 10-14 15:42 193次阅读

    直接I/O库

    电子发烧友网站提供《直接I/O库.pdf》资料免费下载
    发表于 10-14 10:55 0次下载
    <b class='flag-5'>直接</b><b class='flag-5'>I</b>/O库

    Allegro X 23.11 版本更新 I PCB 设计:梯形布线的分析性能提升

    基于AllegroX23.11版本更新,我们将通过实例讲解、视频演示让您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse产品
    的头像 发表于 08-10 08:12 761次阅读
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 设计:梯形布线的分析性能提升

    【2K0300先锋板】【v1.0.241021版本】BSP 更新,欢迎更新使用

    修改u-boot的环境变量, 否则会无法正常引导系统(需要修改环境变量)。 建议更新固件到新的版本。 1.u-boot: 1)支持单独烧录的dtb文件 2)默认支持 7\'LCD(10
    发表于 08-05 19:09

    Allegro X 23.11 版本更新 I PCB 设计:与器件关联的动态禁布区

    基于AllegroX23.11版本更新,我们将通过实例讲解、视频演示让您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse产品
    的头像 发表于 08-03 08:12 631次阅读
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 设计:与器件关联的动态禁布区

    Allegro X 23.11 版本更新 I PCB 设计:图纸打印和时序调整

    基于AllegroX23.11版本更新,我们将通过实例讲解、视频演示让您深入了解AllegroXSystemCapture、AllegroXPCBDesigner、AllegroXPulse产品
    的头像 发表于 07-27 08:12 491次阅读
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 设计:图纸打印和时序调整

    Allegro X 23.11 版本更新 I PCB 设计:DFA_BOUND 用于 DFA 规则设定

    Allegro X 23.11 版本更新 I PCB 设计:DFA_BOUND 用于 DFA 规则设定
    的头像 发表于 06-29 08:12 654次阅读
    Allegro X 23.11 <b class='flag-5'>版本</b><b class='flag-5'>更新</b> <b class='flag-5'>I</b> PCB 设计:DFA_BOUND 用于 DFA 规则设定

    求助,通过VScode构建的集成开发环境如何更新环境下的ESP-IDF版本?

    通过VScode构建的集成开发环境如何 更新 环境下的ESP-IDF版本? 通过VScode 构建开发环境的时候其中的esp-idf版本 也会被下载到本地.如何才能对这个
    发表于 06-17 06:38

    chrome插件新版本(v3版本)中的热更新,即加载更新远程js的方法探索

    1 主流方案及尝试 现在浏览器插件中,大多采用直接调用远程代码的方式进行热更新,由于安全策略逐步增强,越来越不支持更新了;chrome在新v3版本
    的头像 发表于 06-14 10:19 706次阅读
    chrome插件新<b class='flag-5'>版本</b>(v3<b class='flag-5'>版本</b>)中的热<b class='flag-5'>更新</b>,即加载<b class='flag-5'>更新</b>远程js的方法探索

    苹果Safari 17.4更新提速60%,提升网络体验

    苹果方面表示,此次Speedometer 3.0的优化涉及到数十个内容和参数,使得Safari 17.4在该测试中的表现相较于17.0有显著提升,得分高出60%。同时,在Speedometer 2.1测试中,Safari 17.4也取得了13%的进步。
    的头像 发表于 04-11 16:04 580次阅读

    Cadence17.4使用问题汇总

    电子发烧友网站提供《Cadence17.4使用问题汇总.docx》资料免费下载
    发表于 03-07 16:33 2次下载

    苹果iOS 17.4正式版发布

    苹果于凌晨推出了iOS 17.4正式版升级,版本号为21E219。
    的头像 发表于 03-06 11:23 1014次阅读

    iOS 17.4 RC更新揭示Beats Solo 4耳机设计,支持USB-C接口

    iOS17.4RC版中的内部文件展示出了疑似Beats Solo 4的图片,意味着这款新品可能不久之后就会问世。至于硬件方面的详细信息尚不多见,但从外观上看它似乎采用了接近上年度Beats Studio Pro的设计。
    的头像 发表于 02-28 14:02 817次阅读

    利用Sigrity Aurora进行PCB布线后的仿真分析-阻抗及寄生参数析

    Cadence 17.4后 将ORCAD与ALLEGRO的联系更加紧密,同时PCB仿真功能有明显的提升,以前PCB的后仿真基本是在Cadence Sigrity中完成。
    的头像 发表于 02-26 09:12 3944次阅读
    利用<b class='flag-5'>Sigrity</b> <b class='flag-5'>Aurora</b>进行PCB布线后的仿真分析-阻抗及寄生参数析

    系统分析大讲堂:Clarity 3D Solver 课程新内容

    本文翻译转载于:Cadence blog 作者:DanGerard Cadence Clarity 3D Solver(Clarity 三维求解器)培训课程包含目前所有使用Cadence
    的头像 发表于 12-26 12:20 1203次阅读
    系统分析大讲堂:<b class='flag-5'>Clarity</b> 3D Solver 课程新内容