超低噪声时钟调节器介绍

全芯时代，国产好芯不定期推荐。今日为大家介绍一款国产超低噪声时钟调节器，pin to pin替代TI的LMK04828

一、概述

该芯片是高性能时钟调节器，支持JEDEC JESD204B。当使用设备和SYSREF时钟时，PLL2的14个时钟输出可配置去驱动7个JESD204B转换器或其他逻辑设备。

SYSREF可以使用直流和交流耦合来提供，不仅限于JESD204B应用。14个输出均可单独配置为传统高性能时钟系统输出。

该芯片具有高性能与功耗平衡以及双VCO，动态数字延迟， 信号丢失保持特性，是提供灵活的高性能时钟树的理想选择。

二、主要性能

1.支持JEDECJESD204B

2.超低RMS抖动

76fs RMS Jitter (10kHz到20MHz) -162dBc/Hz@245.76 MHz

3.PLL2可提供多达14路差分时钟

最多7个SYSREEF时钟 时钟最大输出频率3.1GHz 支持LVPECL,LVDS,HSDS,LVPECL等输出接口

4.模式:双PLL,单PLL,时钟分布

5.PLL1提供一个VCXO/Crystal缓冲输出，支持LVPECL,LVDS,2路LVCMOS等输出接口

6.PLL1

3个备用的输入时钟

自动或者人工切换模式

无中断切换和LOS

集成低噪声的晶体振荡电路

具有输入时钟丢失的保持模式

7.PLL2

相位检测速率:=<155MHz 

2路集成低噪声VCO

8.占空比50%输出分配为1到32整数分频

9.23ps步进模拟延迟，QFN-64封装

10.工作温度:-40°C到85°C，工作电压:3.15V到3.45V

三、应用场景

1. 无线基础设施‍‍

2.数据交换时钟

3.网络，SONET/SDH,DSLAM

4. 医疗/视频

5.测量