0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯片量产前:多次投片,走过漫长的路

Linelayout 来源:IC大家谈 2023-06-25 15:35 次阅读

你手上的样片,是什么类型的样片?如果是未经过Corner验证和可靠性测试的,需要多注意~ 这也是很多公司喜欢选择被头部企业验证过的量产芯片原因;

今天,小二和大家介绍下,芯片设计完成后,一般会经过的几次关键投片

1

什么是MPW,为什么要MPW

MPW和电路设计PCB的拼板打样类似,全名叫Multi Project Wafer,多项目晶圆,是将不同芯片公司基于相同工艺设计的芯片放在同一晶圆上流片;

晶圆厂每年都会有固定的几次MPW机会,叫Shuttle (班车),到点即发车,是不是非常形象

不同公司拼Wafer,得有个规则,MPW按SEAT来锁定面积,一个SEAT一般是3mm*4mm的一块区域,一般晶圆厂为了保障不同芯片公司均能参与MPW,对每家公司预定的SEAT数目会限制;(其实SEAT多了,成本也就上去了,MPW意义也没有了)

因为是拼Wafer,因此通过MPW拿到的芯片数目就会很有限,主要用于芯片公司内部做验证测试,也可能会提供给极少数的头部客户;

从这里大家可能已经了解了,MPW是一个不完整的,不可量产的投片;

那,为什么要做MPW呢?

因为芯片投资太贵了,而基于新工艺或者变化较大的新设计,如果设计有问题,投片的最差结果可能是无法点亮,或者关键的功能,性能不及预期,小则几百万,多则上千万打水漂;

MPW投片成本小,一般就小几十万,可以很好降低风险;

需要注意的是,因为MPW从生产角度是一次完整的生产流程,因此其还是一样耗时间,一次MPW一般需要6~9个月,会带来芯片的交付时间后延;

2

晶圆生产角度真正了解MPW

毕竟芯片加工还是一个相对复杂的过程,我相信很多朋友看完第一节,和小二之前理解的晶圆结构,是下图的,一个框归属于一个芯片公司

206b5328-1279-11ee-962d-dac502259ad0.png

图片:CUMEC服务平台 实则不然,这就需要和晶圆的生产流程的光刻技术相关了; 现阶段的光刻技术DUV/EUV等,大多采用缩影的方式进行曝光,如下图所示

20ab54e6-1279-11ee-962d-dac502259ad0.png

图片:CUMEC服务平台 采用1:5 放大的mask,对晶圆进行曝光,一次曝光的矩形区域通常称为一个shot,完成曝光后,***自动调整晶圆位置,对下个shot进行曝光,如此循环(Step-and-Repeat),直到整个晶圆完成曝光,而这一个Shot的区域,则是大家一起分担SEAT的区域; 如下示意图中,一个Shot里面划分4个小格,每个格子给到一家厂商的设计

20cef2c0-1279-11ee-962d-dac502259ad0.png

图片:CUMEC服务平台

20fc0bd4-1279-11ee-962d-dac502259ad0.png

图片:CUMEC服务平台

一般而言,MPW晶圆一般最多20个用户分享;

3

什么是FullMask

FullMask,“全掩膜”,即制造流程中的全部掩膜都为某个设计服务,即上节中所有Shot里都是同一家的;

2133213c-1279-11ee-962d-dac502259ad0.png

图片:CUMEC服务平台

FullMask的芯片,一片晶圆可以产出上千片DIE;然后封装成芯片,可以支撑大批量的客户需求;

4

什么是ECO

如果MPW或者FullMask的芯片,验证有功能或者性能缺陷,就需要改版了,也经常会用到ECO这个词;

ECO,即EngineeringChange Order的缩写,指工程改变命令,简单来说就是手动修改集成电路的过程,换句话说,就是直接手动修改netlist。

ECO可以发生在Tapeout之前,过程中,或者之后;Tapeout之后的ECO,改动少的可能仅需要改几层Metal layer,改动大的话可能需要动十几层Metal layer,甚至重新流片;

有的芯片设计公司,芯片可以ECO 5次以上,也是刷新了小二的认知;

5

什么是Corner片

大家知道,芯片的生产制造是一个化学&物理过程,

工艺偏差(包括掺杂浓度、扩散深度、刻蚀程度等)会导致不同批次晶圆之间,同一批次不同晶圆之间,同一晶圆不同芯片之间的性能都是不相同的

在一片wafer上,不可能每点的载流子平均漂移速度都是一样的,随着电压、温度不同,它们的特性也会不同,把他们分类就有了PVT(Process,Voltage,Temperature)

而Process又分为不同的corner:

TT:Typical N Typical P

FF:Fast N Fast P

SS:Slow N Slow P

FS:Fast N Slow P

SF:Slow N Fast P

2168c044-1279-11ee-962d-dac502259ad0.png

为了保证性能,在正式量产前,芯片都会投专门的Corner片,用于验证工艺偏差在设计范围内;

如下是55nm Logic工艺片的例,拟定的corner split table

2190bfa4-1279-11ee-962d-dac502259ad0.png

转自 MMIC求同存异

#1 & #2 两片pilot wafer,一片盲封,一片测CP

#3 & #4 两片hold在Contact,为后道改版预留工程wafer,可以节省ECO流片时间

#5~#12 八片hold在Poly,等pilot的结果看是否需要调整器件速度,并验证corner

除了留有足够的芯片用于测试验证,Metal Fix,还应根据项目需求,预留尽可能多的wafer作为量产出货

MMIC求同存异:流片Corner Wafer介绍

你手上的样片,是什么类型的样片?如果是未经过Corner测试和可靠性测试的,需要多注意~ 这也是很多公司喜欢选择被头部企业验证过的量产芯片原因;

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50786

    浏览量

    423457
  • 晶圆
    +关注

    关注

    52

    文章

    4908

    浏览量

    127963
  • 芯片设计
    +关注

    关注

    15

    文章

    1019

    浏览量

    54891

原文标题:芯片量产前:多次投片,走过漫长的路

文章出处:【微信号:IC大家谈,微信公众号:IC大家谈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    两家公司倒在量产前夕,垂直GaN为什么落地难

    GaN器件公司Odyssey也宣布变卖旗下的晶圆厂资产,并在出售资产后解散公司。   这两家公司此前都拥有自己的晶圆厂,并都推出了性能指标亮眼的垂直GaN器件工程样品,但都倒在了量产前的道路上。而另一边功率GaN行业在充电头应用中爆发之后,已经拓展到各大电源应用领域,近年英
    的头像 发表于 04-06 00:04 4142次阅读
    两家公司倒在<b class='flag-5'>量产前</b>夕,垂直GaN为什么落地难

    adc12d1800两个通道采样,Q正常,I异常,为什么?

    项目中一adc12d1800,两个通道采样,Q正常,I异常。 异常的具体现象为:采集噪声测试,从chipscope上观察,DI与DID不重合,多次复位,两者的位置不稳定。原来是
    发表于 12-26 06:01

    昕感科技完成晶圆厂首批

    据昕感科技官微消息,日前,昕感科技顺利完成晶圆厂首批。 据悉,昕感科技江阴晶圆厂于2023年8月土建开工,2024年8月设备正式Move-in。一期占地面积50亩,建设净化间面积1万平方米。此次
    的头像 发表于 09-25 11:17 290次阅读
    昕感科技完成晶圆厂首批<b class='flag-5'>投</b><b class='flag-5'>片</b>

    芯片设计流、验证、成本的那些事

    前言我们聊聊芯片设计、流、验证、制造、成本的那些事;流对于芯片设计来说就是参加一次大考。流的重要性就在于能够检验
    的头像 发表于 08-09 08:11 1964次阅读
    <b class='flag-5'>芯片</b>设计流<b class='flag-5'>片</b>、验证、成本的那些事

    谷歌Tensor G5芯片进入流阶段

    近日,科技巨头Google宣布其自主研发的Tensor G5芯片已成功迈入Tape-out(流)阶段,这标志着即将应用于Pixel 10系列智能手机的全新芯片已接近量产。Tensor
    的头像 发表于 07-02 09:45 539次阅读

    三星3nm芯片良率低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,其最新的Exynos 2500芯片在3nm工艺上的生产良率持续低迷,目前仍低于20%,远低于行业通常要求的60%量产标准。这一情况引发了业界对三星半导体制造能力的质疑,同时也使得该芯片未来
    的头像 发表于 06-24 18:22 1513次阅读

    水晶光电实现体全息波导量产落地

    水晶光电近日成功实现了体全息波导量产落地,标志着这一前沿技术在商业化道路上迈出了重要步伐。作为全球领先的体全息技术方案商DigiLens在国内的独家授权生产商,水晶光电在技术研发和生产能力上持续领先。
    的头像 发表于 05-13 14:27 561次阅读

    三星电子开始量产其首款3nm Gate All Around工艺的上系统

    据外媒报道,三星电子已开始量产其首款3nm Gate All Around(GAA)工艺的上系统(SoC),预计该芯片预计将用于Galaxy S25系列。
    的头像 发表于 05-08 15:24 606次阅读

    三星电子NAND晶圆量上调约30%,谨慎对待市场发展

    以全速运转状态,三星NAND闪存生产线季度晶圆量可超过200万。同时,该公司已为二至四季度设定晶圆量红线,总计120万
    的头像 发表于 04-16 14:55 524次阅读

    上系统代表芯片

    上系统并不直接等同于芯片上系统(SoC)是一种集成电路(IC)的设计方案,它将多个功能模块(如处理器、内存、接口等)集成在一个芯片上,以完成特定的系统级功能。而
    的头像 发表于 03-28 15:07 685次阅读

    国产FPGA介绍-上海安

    扩张到逾200人,量产及在研产品覆盖高中低端,面向数据中心、AI、通信、工业控制、视频监控等领域。 此前安科技量产的中等性能FPGA芯片成功进入LED显示屏控制卡市场和高清电视TCO
    发表于 01-24 10:46

    2024年DRAM量:一季度微增,下半年剧增

    DRAM稼动率缓步改善,业界认为,整体DRAM量从2024年第1季将逐季提升,较2023年第4季小幅提升约5%左右,下半年量回升速度将明显加快。
    发表于 01-23 10:53 428次阅读

    芯片设计企业如何降低流成本,保证芯片顺利量产

    :英文 Tape Out。在集成电路设计领域,“流”指的是“试生产”,就是说设计完电路以后,先生产几片几十,供测试用。如果测试通过,就照着这个样子开始大规模生产了。
    的头像 发表于 01-08 17:18 3973次阅读

    华为海思芯片产品开发流程详解:图解指南

      为保证芯片的严肃性,降低风险,强化质量与业务控制,HI-IPD设立临时决策评审点。一般情况下,PDT应该在PDCP中明确是否需要
    的头像 发表于 01-04 15:21 3321次阅读
    华为海思<b class='flag-5'>芯片</b>产品开发流程详解:图解指南

    使用两LTM4630可以实现三并联,另一独立输出吗?

    使用两LTM4630可以实现三并联(电压为1.0),另一独立输出吗(电压为1.2V).
    发表于 01-04 07:00