改进的LDO吸收PECL端接电流
通过将吸电流负LDO配置为正电压灌电流，可以构建一个低压电源（1.3V）来端接PECL逻辑线路。
高速电信中使用的正发射极耦合逻辑（PECL）需要奇数电源电压：正VCC为+3.3V，终止电压（VTT）等于VCC -2V = +1.3V。VTT 电源相对于 VCC 进行调节，并且必须能够吸收电流。
大多数正低压差（LDO）稳压器不能吸收电流。负LDO是为此目的而设计的，但通常提供负电压。
图1所示为针对正电压操作而修改的吸电流负LDO。GND 引脚连接到 VCC，IN 连接到地。这些连接允许负LDO作为正电压吸收器工作，其中VSET上的电压等于VCC -1.25V：
图1.所示连接使负输出LDO（具有固有的电流吸收能力）能够产生正输出电压。
输出电压相对于VCC进行调节。该特性非常适合PECL端接应用，因为它需要输出电压来跟踪VCC电源。最大输出电流受内部保护电路（约400mA）和封装功耗额定值（约550mW）的限制。对于需要更高输出电压或更高电流（或两者兼而有之）的应用，您可以添加串联二极管来耗散部分功率（图 2）。您可以根据需要添加任意数量的二极管来耗散功率，但OUT（引脚5）处的电压必须保持至少高于地电位300mV（IN，引脚2）。
图2.要在超过IC1内部或封装功耗额定值的电压或电流下工作图1电路，请如图所示添加功耗二极管。
审核编辑：郭婷
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
电源
+关注
关注
184文章
17573浏览量
249460 -
稳压器
+关注
关注
24文章
4218浏览量
93610 -
ldo
+关注
关注
35文章
1917浏览量
153156 -
PECL
+关注
关注
0文章
321浏览量
14294
发布评论请先 登录
相关推荐
端接电阻没选对，DDR颗粒白费？
高速先生成员--姜杰
端接可以解决很多反射问题，如果还有问题，有没有一种可能是端接电阻阻值没选对？
对于点到点的拓扑，末端并联电阻的阻值比较容易选择，端接电阻阻值R与传输线特征阻抗一样即可
发表于 03-04 15:49
用两个LDO分别做数字模拟电源的隔离，LDO的输出端接电压会对其输入端有影响吗？
用两个LDO分别做数字模拟电源的隔离，我在输入端（VBAT）不接电源，在模拟输出端接3.3V电源，结果数字输出端会有相同的电压，请问LDO的输出端接
发表于 04-10 07:10
高速PCB的终端端接
，缺点是消耗直流功率，在要求低功耗的便携式设备中无法使用。此外，这种上拉到电源可以提高驱动器的驱动能力，但会抬高信号的低电平；而下拉到地能提高电流的吸收能力，但会拉低信号的高电平。 （3）戴维宁端接
发表于 11-27 15:22
让你彻底摆脱抖动和时钟质量变低的4种端接方式
一点，相对于4电阻端接来说节省一个电阻。· 备注：推荐。端接电阻尽可能靠近PECL接收器放置。交流端接· CMOS优势：没有直流功耗。备注：为避免较高功耗，C应该很小，但也不能太小而导
发表于 09-27 07:30
不加端接电阻的快乐，你们绝对想象不到！
`作者：黄刚对于做过DDR模块的PCB工程师来说有没有过这样的体验，在板子小密度高的情况下，要是突然发现原理图上没有那一大把地址信号的端接电阻，他们的心情一定会是这样的…掐指一算，基本上一个DDR
发表于 09-10 14:48
不加端接电阻的快乐，你们绝对想象不到
对于做过DDR模块的PCB工程师来说有没有过这样的体验，在板子小密度高的情况下，要是突然发现原理图上没有那一大把地址信号的端接电阻，他们的心情一定会是这样的…
改进的LDO稳压器吸收PECL端接电流
早期的PECL端接电路提供了400mA的输出电流能力，足以端接大约14对PECL输出。该电路已代表需要400mA以上
DDR存储器端接电源灵活适用于2.5V和1.8V存储器系统
本设计笔记展示了 DDR 存储器端接电源如何供应和吸收 6A 电流，同时保持 1.8V 或 2.5V 电源的稳压基准电压。该电路为 DDR 同步 DRAM （SDRAM） IC 提供终止电压。具有MAX1637降压控制器。
为什么电路端接电阻能改善信号完整性？
为什么电路端接电阻能改善信号完整性？ 在电路设计中，信号完整性是一个极其重要的概念。信号完整性是指信号在传输、转换和处理过程中所遭受的失真、干扰或损失。这些信号可能是模拟信号或数字信号，它们的完整性
工商网监
评论