0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

异步电路的跨时钟域处理

冬至子 来源:数字IC自修室 作者:L.L. 2023-06-27 10:32 次阅读

1

异步电路的界定

异步电路不能根据时钟是否同源来界定,时钟之间没有确定的相位关系是唯一准则。 比如同一个时钟源如果经过pll分出33MHZ和50MHZ 的两个时钟,他们的相位关系会时钟变化的变化,那么他们驱动的电路也属于异步电路。

2

跨时钟域处理不当的危害和解决方案

1. 亚稳态

异步系统交互时会出现亚稳态,如果直接使用亚稳态信号,或者因处理不当导致其传播,会使整个系统结果不可预期。合理的异步电路同步器设计可以有效降低亚稳态出现的概率,但其是不可能被完全消除的。而亚稳态出现的概率和器件工艺,时钟频率,信号频率和同步器结构都有关系。

解决方案:

  1. 使用合适的同步器,包括但不限于:1bit多级打拍同步(电平信号,脉冲信号),多bit格雷码转换打拍同步,多bit Dmux同步,握手协议同步,异步FIFO同步。
  2. 若是打拍同步,需要根据工艺以及频率选择合适的打拍级数

2. 毛刺

异步系统交互时如果上游模块有信号毛刺,不当的处理会使其传播并被下游异步模块采样,可能会导致下游功能错误。同步系统内有setup检查保证毛刺在被采样前有足够的时间的消除,而异步电路只能靠设计保证毛刺不被传播和误采样。

解决方案:

  1. 上游待同步信号寄存器输出过滤毛刺
  2. 待同步信号的输出寄存器和同步器之间不能存在任何组合逻辑

3. 漏采、误采

异步系统交互时如果处理不当,可能会造成下游对传播信号漏采样或者误采样。

解决方案:

  1. 明确系统间的频率关系,采用合适的同步器
  2. 单bit待采集信号要进行位宽确认和拓展(快->慢),一般要保证信号宽度大于采集时钟加上一个margin(依据经验而定,来源是采集时钟域的setup,hold,skew,jitter等)
  3. 多bit信号不能直接打拍采样,通过格雷码或者握手,异步fifo等其他结构的同步器。

4. 再汇集

有相互关系的上游信号经过了异步处理之后到达另一个时钟域的时间是不可预期的,那么他们再次汇聚的时候会出现与预期功能不一致的错误。这又被称为再收敛(reconverge)错误。

解决方案:

  1. 多个1bit信号待同步时,必须在原时钟域完成组合汇聚和寄存处理,不能分别同步到另一个时钟域再汇聚
  2. 同源信号复制跨时钟域时,需要先进行跨时钟域,再进行复制。

5. 异步复位

如果处理不当或者没有做好相应时序检查,复位功能会有问题。

解决方案:

  1. 采用稳定的复位逻辑单元(普遍使用经典的异步复位同步释放结构)
  2. 做好recovery-removal检查
  3. 保证对接模块的异步复位不相互影响

3

异步电路跨时钟域的设计检查

  1. 明确设计规格,做好代码review
  2. 做好Clock-Domain-Crossing(CDC)检查
  3. 有条件的做好FPGA,EMU和后仿检查确认
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA设计
    +关注

    关注

    9

    文章

    428

    浏览量

    26460
  • 芯片设计
    +关注

    关注

    15

    文章

    989

    浏览量

    54754
  • 异步电路
    +关注

    关注

    2

    文章

    48

    浏览量

    11083
  • 同步器
    +关注

    关注

    1

    文章

    91

    浏览量

    14597
  • FIFO存储
    +关注

    关注

    0

    文章

    103

    浏览量

    5955
收藏 人收藏

    评论

    相关推荐

    关于时钟信号的处理方法

    我在知乎看到了多bit信号时钟的问题,于是整理了一下自己对于时钟信号的处理方法。
    的头像 发表于 10-09 10:44 5878次阅读

    如何处理好FPGA设计中时钟问题?

    以手到擒来。这里介绍的三种方法时钟处理方法如下:打两拍;异步双口 RAM;格雷码转换。01方法一:打两拍大家很清楚,
    发表于 09-22 10:24

    探寻FPGA中三种时钟处理方法

    以手到擒来。这里介绍的三种方法时钟处理方法如下:打两拍;异步双口 RAM;格雷码转换。01方法一:打两拍大家很清楚,
    发表于 10-20 09:27

    三种时钟处理的方法

    的三种方法时钟处理方法如下:  1. 打两拍;  2. 异步双口RAM;  3. 格雷码转换。  方法一:打两拍  大家很清楚,
    发表于 01-08 16:55

    三种FPGA界最常用的时钟处理法式

    时钟处理方法如下:打两拍;异步双口RAM;格雷码转换。01方法一:打两拍大家很清楚,处理
    发表于 02-21 07:00

    FPGA时钟处理简介

    (10)FPGA时钟处理1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA
    发表于 02-23 07:47

    FPGA界最常用也最实用的3种时钟处理的方法

    介绍3种时钟处理的方法,这3种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的
    发表于 11-15 20:08 1.4w次阅读

    cdc路径方案帮您解决时钟难题

    这一章介绍一下CDC也就是时钟可能存在的一些问题以及基本的时钟
    的头像 发表于 11-30 06:29 7087次阅读
    cdc路径方案帮您解决<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>难题

    如何解决异步FIFO时钟亚稳态问题?

    时钟的问题:前一篇已经提到要通过比较读写指针来判断产生读空和写满信号,但是读指针是属于读时钟的,写指针是属于写
    的头像 发表于 09-05 14:29 5985次阅读

    关于FPGA中时钟的问题分析

    时钟问题(CDC,Clock Domain Crossing )是多时钟设计中的常见现象。在FPGA领域,互动的异步
    发表于 08-19 14:52 3301次阅读

    揭秘FPGA时钟处理的三大方法

    时钟处理是 FPGA 设计中经常遇到的问题,而如何处理
    的头像 发表于 12-05 16:41 1594次阅读

    介绍3种方法时钟处理方法

    时钟处理是FPGA设计中经常遇到的问题,而如何处理
    的头像 发表于 09-18 11:33 2.2w次阅读
    介绍3种方法<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>处理</b>方法

    基于FPGA的时钟信号处理——MCU

    问题,不过请注意,今后的这些关于异步信号处理的文 章里将会重点从工程实践的角度出发,以一些特权同学遇到过的典型案例的设计为依托,从代码的角度来剖析一些特权同学认为经典的时钟
    发表于 11-01 16:24 11次下载
    基于FPGA的<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>信号<b class='flag-5'>处理</b>——MCU

    时钟电路设计总结

    时钟操作包括同步时钟操作和异步
    的头像 发表于 05-18 09:18 686次阅读
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>电路</b>设计总结

    FPGA时钟处理方法(二)

    上一篇文章已经讲过了单bit时钟处理方法,这次解说一下多bit的时钟
    的头像 发表于 05-25 15:07 947次阅读
    FPGA<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b><b class='flag-5'>处理</b>方法(二)