0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在层次化设计中必须要使用的ETM时序模型文件

冬至子 来源:数字后端IC芯片设计 作者:Tao涛 2023-07-03 14:39 次阅读

今天我们要介绍的时序分析概念是ETM。全称 extracted timing model 。这是在层次化设计中必须要使用的一个时序模型文件。由block owner产生,在顶层设计使用。

当block owner做完PR以后,需要将block边界上的timing信息抽取出来,存放成一个timing lib文件。这个lib文件就是ETM文件。可以将做完PR的block理解为一个Macro,ETM就是该Macro的lib文件。顶层读入每个block的ETM文件后,就能看到block边界上的timing信息。

根据设计阶段的不同,我们可以在preCTS, postCTS以及postRoute之后分别抽取ETM供顶层人员使用,当然越往后阶段的ETM越精确.

来看看ETM文件里有什么内容:

boundary timing arc :包括in2reg,reg2out,in2out三种timing path的信息,reg2reg的path会被忽略

图片

1) In2reg:

存入ETM中的是setup和hold的arc

Setup arc = data path delay (input to FF) + FF setup value – clock path delay

Hold arc value = data path delay (input to FF) - FF hold value – clock path delay

图片

2) Reg2Out

存入ETM中的是时序逻辑的延迟

时序逻辑延迟 = delay (CLK到CK pin) + delay (CK pin到output port).

图片

3) In2Out

存入ETM中的是组合逻辑的延迟

组合逻辑延迟 = Path delay

图片

当然,ETM model里还会保存很多内容,比如

Design rule (max fanout, max_transition, max_cap)

Clocks (包括create_clock和generate clock)

图片

Path Exceptions, case constant等,大家有兴趣可以去研究下。

使用方法

**PT: **extract_model

extract_model -library_cell -output model2 -format {db}

EDI: do_extract_model

do_extract_model -cell_name test_model -library_name test_lib test.lib

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时序逻辑电路

    关注

    2

    文章

    94

    浏览量

    16540
  • 时序分析
    +关注

    关注

    2

    文章

    127

    浏览量

    22565
  • ETM
    ETM
    +关注

    关注

    0

    文章

    9

    浏览量

    7603
收藏 人收藏

    评论

    相关推荐

    FPGA案例之时序路径与时序模型解析

    表。 这4类路径,我们最为关心是②的同步时序路径,也就是FPGA内部的时序逻辑。 时序模型 典型的时序
    的头像 发表于 11-17 16:41 3103次阅读
    FPGA案例之<b class='flag-5'>时序</b>路径与<b class='flag-5'>时序</b><b class='flag-5'>模型</b>解析

    如何快速学习FPGA之炼狱传奇层次

    、鼠标、显示器构成一样。分好模块以后,我们就必须要一个顶层文件,将多个模块连接起来。下面依然用一个50MHz的晶振点亮一个流水灯进行层次设计为例进行讲解。首先考虑流水灯由哪几个模块构
    发表于 06-18 10:20

    怎么Cadence实现层次设计

    。很欣赏Altium安装目录下给的例子,层次设计十分美观大方。比如这样:搜索了很久,没有搜索到满意的回答,关于怎么Cadence实现层次
    发表于 11-12 08:55

    请问与PC机连接调试必须要使用RS232转USB转接线吗

    请问与PC机连接调试,必须要使用RS232转USB转接线吗,直接用配套的交叉线连接OK1028A与PS机的RS232公头可以吗?
    发表于 12-31 07:47

    AD2S1210的reset管脚配置,是必须要外加电路达到供电时序要求吗?

    我想问下关于旋变解码芯片AD2S1210的reset管脚的配置问题,是必须要加外加电路达到供电时序要求吗?一直处于高电平状态是否能够正常工作呢?请不吝赐教,谢谢!
    发表于 12-12 06:44

    网络设备层次模型中所处的位置

    网络设备层次模型中所处的位置 分层模型,对等是一个很重要的概念,因
    发表于 06-09 19:27 1064次阅读
    网络设备<b class='flag-5'>在</b><b class='flag-5'>层次</b><b class='flag-5'>模型</b>中所处的位置

    一种新的软件测试模型—软件层次模型

    了一种新的软件测试模型软件层次模型。该模型涵盖了软件与外部环境之间的交互,同时描述了软件内部结构信息。还给出了该
    发表于 12-08 11:02 0次下载
    一种新的软件测试<b class='flag-5'>模型</b>—软件<b class='flag-5'>层次</b><b class='flag-5'>化</b><b class='flag-5'>模型</b>

    时序分析的基本概念ETM的详细介绍及如何应用的资料概述

    今天我们要介绍的时序分析概念是ETM。全称extracted timing model。这是层次设计
    的头像 发表于 09-24 19:30 1.8w次阅读
    <b class='flag-5'>时序</b>分析的基本概念<b class='flag-5'>ETM</b>的详细介绍及如何应用的资料概述

    VHDL层次文件设计的应用实验说明资料概述

    本文档的主要内容详细介绍的是VHDL层次文件设计的应用实验说明资料概述。一、 实验目的1. 巩固VHDL层次
    发表于 10-17 08:00 7次下载
    VHDL<b class='flag-5'>层次</b><b class='flag-5'>化</b><b class='flag-5'>文件</b>设计的应用实验说明资料概述

    FPGA设计中层次结构设计和复位策略影响着FPGA的时序

    FPGA设计层次结构设计和复位策略影响着FPGA的时序高速设计时,合理的层次结构设计与正确的复位策略可以优化
    发表于 02-15 15:15 1006次阅读

    单片机程序为什么必须要包含CONST H

    下面就介绍一下我的单片机程序里必须要包含的一个头文件----“const.h”,完整内容如下:
    发表于 08-15 17:32 2次下载
    单片机程序为什么<b class='flag-5'>必须要</b>包含CONST H

    层次设计方法讲解

      层次设计是指在一个大型设计任务,将目标层分解,各个层次上进行设计的方法。
    的头像 发表于 11-19 07:08 5702次阅读

    NuMaker-ETM-M487原理图、PCB和Gerber文件

    NuMaker-ETM-M487原理图、PCB和Gerber文件
    发表于 11-08 19:27 1次下载
    NuMaker-<b class='flag-5'>ETM</b>-M487原理图、PCB和Gerber<b class='flag-5'>文件</b>

    介绍时序分析基本概念MMMC

    今天我们要介绍的时序分析基本概念是MMMC分析(MCMM)。全称是multi-mode, multi-corner, 多模式多端角分析模式。这是在先进工艺下必须要使用的一种时序分析模式。
    的头像 发表于 07-04 15:40 2616次阅读
    介绍<b class='flag-5'>时序</b>分析基本概念MMMC

    nlp逻辑层次模型的特点

    层次是NLP逻辑层次模型的最底层,主要关注单个词汇的意义和用法。在这个层次上,模型需要识别和理解词汇的基本属性,如词性、词义、词形变化等。词
    的头像 发表于 07-09 10:39 381次阅读