当前在 AI、无线、视频/图像处理、医疗和消费领域使用的算法,复杂性已显著提升。Vitis高层次综合 (HLS) 可通过在选定的 AMD 器件上将 C/C++ 代码综合为可编程逻辑的 RTL 代码,加快这些领域的 IP 创建。采用 C/C++ 编码可提供更高层次的抽象性,这可简化设计/算法的探索,可减少描述算法的代码行,可加速实施,可简化设计的重复使用和可移植性,并可大幅缩短验证时间。
通用 C/C++ 在 CPU 上执行,因此本质上具有高度的顺序性。然而,用于在 FPGA 上执行的代码必须采用高度并行的方式架构,以便工具推断并利用这一并行性。为 FPGA 设计 C/C++ 的重要概念是任务级并行 (TLP) 的概念。
欢迎您参加2023 年 8 月 3日举行高亚军的Vitis HLS研讨会,现场我们将介绍和讨论:
-
Vitis HLS 的概览与新特性介绍
-
讨论实施 TLP 的两大范例
-
讨论在 TLP 区域中用于传递数据的各种通道
-
最后举例说明这些概念
无论您目前是在使用 Vitis HLS,还是想知道 Vitis HLS 是不是您下一个设计项目的理想选择,本次网络研讨会都将重点介绍这些重要概念,帮助您更快实现 FPGA 设计目标。
演讲嘉宾
Lauren Gao(高亚军)
AMD资深战略应用工程师
Lauren 专注于 C/C++ 高层次综合,拥有多年利用 FPGA 实现数字信号处理算法的经验,对 FPGA 的架构、开发工具和设计理念有深入的理解。曾发布网络视频课程《Vivado入门与提高》点击率超过5万、出版《基于FPGA的数字信号处理》《Vivado从此开始》《AMD FPGA设计优化宝典-面向Vivado》等多本FPGA相关书籍并广受好评。
研讨会报名方式:扫描下方二维码,预约会议。
原文标题:研讨会:如何利用最新Vitis HLS提高任务级并行性?
文章出处:【微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
原文标题:研讨会:如何利用最新Vitis HLS提高任务级并行性?
文章出处:【微信号:赛灵思,微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。
相关推荐
国产FPGA线上研讨会
发表于 06-24 10:17
•260次阅读
很高兴与大家分享InPlay将在2024年6月5日与Energous合作举办一场独家网络研讨会——“利用无电池传感器打造物联网的未来”!加入我们,了解最先进的无电池BLE传感器解决方案如何彻底改变
发表于 05-28 10:48
•257次阅读
2024年5月9日,恩智浦技术日技术巡回研讨会—工业和物联网专场在杭州举行。此次研讨会汇聚了众多行业专家,聚焦前沿性的赋能技术,覆盖UWB超宽带、智能工业、智能家居、医疗保健等热门应用。作为恩智浦
发表于 05-10 08:00
•342次阅读
dataflow / pragma HLS stream
dataflow指令通常和stream指令一起使用,可以启用任务级流水打拍,允许函数和循环在其操作过程中重叠,增加 RTL 实现的并发度,并增加设计的整体
发表于 12-31 21:20
大联大友尚 ST智慧科技,玩转IoT技术与AI生态系 在线研讨会 研讨会时间: 2023年12月12日 1000 点击查看研讨会详情 报名快速通道 观看视频get更多本场研讨会详情 大
发表于 12-07 10:55
•452次阅读
AMD Vitis 高层次综合 ( HLS ) 已成为自适应 SoC 及 FPGA 产品设计领域的一项颠覆性技术,可在创建定制硬件设计时实现更高层次的抽象并提高生产力。
发表于 12-05 09:10
•430次阅读
大联大世平集团 NXP BLE 产品在 Smart Car Access 的应用 在线研讨会 研讨会时间: 2023年11月07日 1000 点击查看研讨会详情 报名快速通道 观看视频get更多本场
发表于 11-02 18:15
•401次阅读
电子设计自动化领域领先的供应商 Cadence,诚邀您参加“ 2023 Cadence 中国技术巡回研讨会”。 会议将集聚 Cadence 的开发者与资深技术专家,与您分享最新定制/模拟设计解决方案
发表于 10-30 11:35
•406次阅读
电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享数字设计与签核解决方案,并与
发表于 10-30 11:35
•365次阅读
产品制造,优化制造成本?
影响PCB可制造性有哪些关键因素?
在PCBA生产加工制造过程焊接工艺可靠性保证的要素及逻辑是什么?
本次研讨会将从EDA设计、方案开发、DFM软件分析、pcb制造、PCBA
发表于 10-27 11:48
产品制造,优化制造成本?
影响PCB可制造性有哪些关键因素?
在PCBA生产加工制造过程焊接工艺可靠性保证的要素及逻辑是什么?
本次研讨会将从EDA设计、方案开发、DFM软件分析、pcb制造、PCBA
发表于 10-27 11:44
电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享定制/模拟设计解决方案,并与
发表于 10-25 10:40
•339次阅读
电子设计自动化领域领先的供应商 Cadence,诚邀您参加“2023 Cadence 中国技术巡回研讨会”。会议将集聚 Cadence 的开发者与资深技术专家,与您分享数字设计与签核解决方案,并与
发表于 10-23 11:55
•424次阅读
大联大品佳集团 智慧零售创意无限 - MediaTek Genio IoT 平台 在线研讨会 研讨会时间: 2023年10月26日 1000 点击查看研讨会详情 报名快速通道 观看视频get更多本场
发表于 10-20 01:10
•330次阅读
和延迟。而如果使用一个循环来累加中间结果,并且将B和C数组沿着第二维完全划分,那么你可以利用数组划分后的并行度,减少内存访问的次数和延迟。这样做可以提高代码的吞吐量和效率。
总之,答案是否定的,
发表于 10-13 20:11
评论