0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

引入空气间隙以减少前道工序中的寄生电容

jf_pJlTbmA9 来源:泛林集团 作者:泛林集团 2023-07-06 17:27 次阅读

使用CoventorSEMulator3D®创建可以预测寄生电容机器学习模型

1679906436112571.png

作者:泛林集团半导体工艺与整合工程师 Sumant Sarkar

减少栅极金属和晶体管的源极/漏极接触之间的寄生电容可以减少器件的开关延迟。减少寄生电容的方法之一是设法降低栅极和源极/漏极之间材料层的有效介电常数,这可以通过在该位置的介电材料中引入空气间隙来实现。这种类型的方式过去已经用于后道工序 (BEOL) 中,以减少金属互连之间的电容[1-4]。本文中,我们将专注于前道工序 (FEOL),并演示在栅极和源极/漏极之间引入空气间隙的SEMulator3D®模型[5]。SEMulator3D®是一个虚拟的制造软件平台,可以在设定的半导体工艺流程内模拟工艺变量。利用SEMulator3D®设备中的实验设计 (DoE) 功能,我们展示了寄生电容与刻蚀深度和其他用于制作空气间隙的刻蚀工艺参数的相关性,以及它与空气间隙大小和体积的相关性。

图1显示了SEMulator3D®FinFET模型的横截面。为了在FinFET的栅极和源极/漏极之间引入空气间隙,我们进行了高选择比的氮化硅刻蚀工艺,然后进行经过优化的氮化硅沉积工艺,以封闭结构并产生空气间隙结构。接着用氮化硅CMP(化学机械抛光)工艺对表面进行平坦化处理。

1679906432205361.png

1679906428285120.png

图1:在FinFET模型中引入空气间隙的SEMulator3D工艺流程。可视性沉积的步骤通过在顶端夹止的方式产生空气间隙,然后进行CMP步骤除去多余的氮化硅。空气间隙减少了栅极和源极/漏极之间的寄生电容。空气间隙的大小可以通过改变刻蚀反应物的刻蚀深度、晶圆倾角和等离子体入射角度分布来控制。

使用SEMulator3D的虚拟测量功能测量以下指标:

1 栅极金属和源极/漏极之间的寄生电容

2 空气间隙的体积

3 空气间隙z轴的最小值,代表空气间隙的垂直尺寸

在氮化硅刻蚀步骤中,刻蚀深度、刻蚀反应物等离子体入射角度分布(在文献中称为等离子体入射角度分布)和晶圆倾角(假定晶圆旋转)在实验设计期间是变化的。图2a-f 显示了在不同的晶圆倾角和等离子体入射角度分布值下,电容和空气间隙的体积如何跟随刻蚀深度发生变化。随着刻蚀深度的增加,产生的空气间隙也变大(图2d)。因为空气的介电常数比氮化物要低很多,所以这降低了有效的介电常数。相应地,栅极和源极/漏极之间的寄生电容就减小了。倾斜角减小会将刻蚀反应物从侧壁移开,并将其推向所产生的空气间隙底部(图3b-c)。这解释了为什么在给定的深度和等离子体入射角度分布值下,晶圆倾角越小,空气间隙越大,电容越小(图2a&d)。另一个重要的结果是,等离子体入射角度分布的增加会导致晶圆倾角影响减弱。当等离子体入射角度分布设置为5度(对应较宽/等向性的角分散)的时候,晶圆倾角对电容和空气间隙体积完全没有影响(图2c&f)。这与等离子体入射角度分布增加对刻蚀的影响是一致的。等离子体入射角度分布增加会使刻蚀反应物更等向性地轰击基板(图3a)。这意味着相比等离子体入射角度分布值低的时候,晶圆倾角不再影响刻蚀行为。

1679906423955363.png

1679906419565444.png

1679906415925270.png

图2:随着刻蚀深度增加,空气间隙体积增大,寄生电容减少(图2a&d)。随着晶圆倾角降低,这种下降更为急剧。但晶圆倾角的影响随着等离子体入射角度分布的增加而减小,当等离子体入射角度分布为5度时,晶圆倾角对电容和空气间隙体积没有影响(图2c&f)。

1679906403936622.jpg

图3:(a) 角分散 (sigma) 对刻蚀反应物方向性的影响;(b) 45度晶圆倾角的影响(晶圆被固定);(c) 80度晶圆倾角的影响(晶圆旋转)

图片来源:SEMulator3D产品文档

运行大型的实验设计需要消耗很多时间和算力资源。但这在工艺优化中很有必要——实验设计参数空间上的任何减少都有助于减少所需的时间和资源。能够基于自变量预测结果的机器学习模型非常有用,因为它能减少为所有自变量组合进行实验设计的需求。为了这一目标,将从实验设计中收集到的数据分成训练集 (70%) 和测试集 (30%),然后将其输入人工神经网络 (ANN)。该模型有两个隐藏层(图4a),用网格搜索法进行超参数调优。该模型在测试数据上运行,发现其平均准确度为99.8%。四分之三测试集的绝对百分比误差 (APE) 为0.278%及以下(图4c)。图4e显示了预测和实际寄生电容的测试行样本。这种机器学习的应用使我们能够降低实验设计的规模,减少所需时间。我们可以大幅减小参数空间,与此同时并没有明显降低结果的准确性。在我们的案例中,实验设计的规模从~5000减少到~2000个参数组合。SEMulator3D的自定义python步骤将这种类型的机器学习代码整合到工艺模拟中,其结果可以导入半导体工艺模型的下一个步骤。

1679906377954685.jpg

图4:根据刻蚀深度、晶圆倾角和等离子体入射角度分布来预测寄生电容的人工神经网络 (ANN) 模型。测试数据的预测准确度为99.8%。衡量预测电容和实际电容之间差异的指标是绝对百分比误差 (APE)。75%测试案例的APE值为0.28%或更低。准确的机器学习模型可以帮助探索更小的参数空间,从而减少所需的时间和算力资源。

结论:

使用CoventorSEMulator3D®在FinFET器件的栅极和源极/漏极之间引入虚拟空气间隙,我们研究了空气间隙对寄生电容的影响,并通过改变刻蚀工艺参数,研究了对空气间隙体积和寄生电容的影响。随后,结果被输入到人工神经网络中,以创建一个可以预测寄生电容的机器学习模型,从而减少为每个刻蚀参数值组合进行实验设计的需求。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄生电容
    +关注

    关注

    1

    文章

    291

    浏览量

    19192
  • 机器学习
    +关注

    关注

    66

    文章

    8375

    浏览量

    132397
  • 泛林集团
    +关注

    关注

    0

    文章

    58

    浏览量

    11798
收藏 人收藏

    评论

    相关推荐

    PCB布线设计时寄生电容的计算方法

    PCB布线设计时寄生电容的计算方法 在PCB上布两条靠近的走线,很容易产生寄生电容。由于这种寄生电容的存在,
    发表于 09-30 15:13 2.8w次阅读
    PCB布线设计时<b class='flag-5'>寄生电容</b>的计算方法

    PCB寄生电容的影响 PCB寄生电容计算 PCB寄生电容怎么消除

    寄生电容有一个通用的定义:寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容(通常不需要的),是PCB布局的一种效应,其中传播的信号表现得好像就是
    的头像 发表于 01-18 15:36 2712次阅读
    PCB<b class='flag-5'>寄生电容</b>的影响 PCB<b class='flag-5'>寄生电容</b>计算 PCB<b class='flag-5'>寄生电容</b>怎么消除

    一种减少VDMOS寄生电容的新结构

    一种减少VDMOS寄生电容的新结构     0 引 言    VDMOS与双极晶体管相比,它的开关速度快,开关损耗小,输入电阻高,驱动
    发表于 01-11 10:24 1546次阅读

    寄生电容,寄生电容是什么意思

    寄生电容,寄生电容是什么意思 寄生的含义  寄身的含义就是本来没有在那个地方设计电容,但由于布线构之间总是有互容,互
    发表于 03-23 09:33 2822次阅读

    寄生电容产生的原因_寄生电容产生的危害

    本文首先介绍了寄生电容的概念,其次介绍了寄生电容产生的原因,最后介绍了寄生电容产生的危害。
    发表于 04-30 15:39 3w次阅读

    什么是寄生电容_寄生电容的危害

    寄生的含义就是本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容,又称杂散电容
    的头像 发表于 09-17 11:56 3.2w次阅读

    什么是寄生电容,什么是寄生电感

    本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容 寄生电容: 本质上还是电容,满足i=
    的头像 发表于 07-27 14:23 1.7w次阅读
    什么是<b class='flag-5'>寄生电容</b>,什么是<b class='flag-5'>寄生</b>电感

    MOSFET的寄生电容及其温度特性

    篇的Si晶体管的分类与特征、基本特性之后,本篇就作为功率开关被广为应用的Si-MOSFET的特性作补充说明。MOSFET的寄生电容:MOSFET在结构上存在下图所示的寄生电容
    发表于 02-09 10:19 3392次阅读
    MOSFET的<b class='flag-5'>寄生电容</b>及其温度特性

    引入空气间隙减少工序寄生电容

    可以减少器件的开关延迟。减少寄生电容的方法之一是设法降低栅极和源极/漏极之间材料层的有效介电常数,这可以通过在该位置的介电材料中引入空气
    的头像 发表于 03-28 17:19 823次阅读
    <b class='flag-5'>引入</b><b class='flag-5'>空气</b><b class='flag-5'>间隙</b><b class='flag-5'>以</b><b class='flag-5'>减少</b><b class='flag-5'>前</b><b class='flag-5'>道</b><b class='flag-5'>工序</b><b class='flag-5'>中</b>的<b class='flag-5'>寄生电容</b>

    引入空气间隙减少工序寄生电容

    和晶体管的源极/漏极接触之间的寄生电容可以减少器件的开关延迟。减少寄生电容的方法之一是设法降低栅极和源极/漏极之间材料层的有效介电常数,这可以通过在该位置的介电材料中
    的头像 发表于 06-02 17:31 511次阅读
    <b class='flag-5'>引入</b><b class='flag-5'>空气</b><b class='flag-5'>间隙</b><b class='flag-5'>以</b><b class='flag-5'>减少</b><b class='flag-5'>前</b><b class='flag-5'>道</b><b class='flag-5'>工序</b><b class='flag-5'>中</b>的<b class='flag-5'>寄生电容</b>

    技术资讯 | 在高速设计如何消除寄生电容

    巨大的麻烦或导致严重的健康问题。当然,作为一个PCB设计人员,您可能知道另一种寄生虫—寄生电容。虽然您不必担心电路的生物寄生,但了解如何消除寄生电
    的头像 发表于 05-31 11:09 3564次阅读
    技术资讯 | 在高速设计<b class='flag-5'>中</b>如何消除<b class='flag-5'>寄生电容</b>?

    pcb连线寄生电容一般多少

    电容可能会对电路的性能和稳定性产生影响。因此,在 PCB 布线设计,充分了解寄生电容的产生原因和处理方法是非常必要的。 什么是 PCB 连线寄生电容 维基百科上对于 PCB 连线
    的头像 发表于 08-27 16:19 2553次阅读

    寄生电容对MOS管快速关断的影响

    许多优点,但由于它们的关断速度受到所谓的寄生电容影响,使其对快速切换应用有限制。因此,理解寄生电容对MOS管快速关断的影响至关重要。在本文中,我们将探讨MOS管寄生电容的作用以及如何减轻其对快速关断的影响。 MOS管的
    的头像 发表于 09-17 10:46 3034次阅读

    普通探头和差分探头寄生电容对测试波形的影响

    显著的影响。本文将探讨普通探头和差分探头的寄生电容及其对测试波形的影响。 1. 探头寄生电容概述 寄生电容是指在探头设计无意间形成的电容
    的头像 发表于 09-06 11:04 290次阅读

    半大马士革工艺:利用空气减少寄生电容

    问题。为了应对这些挑战,人们提出了大马士革(semi-damascene)工艺,特别是在使用钌(Ru)作为互连材料时,这种工艺显示出了显著的优势,尤其是通过引入空气隙来减少寄生电容
    的头像 发表于 11-19 17:09 157次阅读
    半大马士革工艺:利用<b class='flag-5'>空气</b>隙<b class='flag-5'>减少</b><b class='flag-5'>寄生电容</b>