0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado 202x-Versal时钟校准去歪斜的时序问题

jf_pJlTbmA9 来源:jf_pJlTbmA9 作者:jf_pJlTbmA9 2023-07-07 14:14 次阅读

在 Vivado 2021.1 和 2021.1.1 中,默认启用该功能。

在 Vivado 2021.2 和 2021.2.1 中,默认禁用该功能。

如果您当前使用“时钟校准去歪斜”,那么时序所含的偏差结果是不正确的。

解决方案:

Vivado 2021.1 和 2021.1.1 使用“时钟校准去歪斜”,因此您需要应用此处随附的补丁。

使用“时钟校准去歪斜”时,在 Vivado 中会显示下列消息以指明是否启用该功能特性。
INFO: [Constraints 18-5720] The default GCLK Deskew mode is Calibrated.

应用随附补丁后,需重新实现设计,您可检查 Vivado log 日志以验证是否已应用该补丁。

100569941-298011-buding.jpg

Vivado 2021.2.x 默认禁用该功能特性,因此不受影响。

Vivado 版本 时钟校准去歪斜默认设置
2020.3 及先前版本 关闭
2021.1 和 2021.1.1 开启 *需补丁
2021.2 和 2021.2.1 关闭
2022.1 根据指定的器件和速度文件(请参阅下表),无需安装补丁(请参阅Vivado 2022.1 - Versal 时钟校准去歪斜的时序问题)
2022.2 根据指定的器件和速度文件(请参阅下表),无需安装补丁(请参阅000034546 - Vivado 2022.2 - Versal 时钟校准去歪斜的时序问题)
2022.2.2 根据指定的器件和速度文件(请参阅下表),无需安装补丁(请参阅Vivado 2022.2.2 - Versal 时钟校准去歪斜的时序问题)

注释:本答复记录随附的策略补丁还提供了适用于下列问题的补丁。此处提供了单个通用补丁以便于您使用。

Vivado 2021.1.x 和更低版本中的“时钟管理器”上的“去歪斜检相器”(即,使用 CLKIN_DESKEW 和 CLKFB_DESKEW 管脚)可能导致 Vivado 时序报告中出现错误的时序。

[1] 由于 CPM4 会将 DPLL 与去歪斜检相器搭配使用,因此会受此问题影响,请参阅76947 - 适用于 PCI Express 的 Versal ACAP CPM 模式 (Vivado 2021.1) - 启用 CPM4 到 PL 接口的设计中可能存在时序问题

[2] 如果 MMCM 使用 CLKIN_DESKEW 管脚或 CLKFB_DESKEW 管脚,则可能会受此问题影响,请参阅76908 - Vivado 2021.1 Vivado Versal 时钟设置:MMCM 和 DPLL 的去歪斜逻辑时序错误


审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1733

    浏览量

    131467
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66495
  • Versal
    +关注

    关注

    1

    文章

    158

    浏览量

    7661
收藏 人收藏

    评论

    相关推荐

    错误时钟偏移计算导致错误时序收敛的解决方案

    描述 本设计咨询主要介绍一个错误的时钟偏移计算导致错误时序收敛的问题。 出现问题的情况: 这可能会影响使用生成时钟的设计,其具有以下特征: 使用 Vivado 2018.2.
    的头像 发表于 12-24 11:16 5975次阅读

    VIVADO时序约束及STA基础

    时序约束的目的就是告诉工具当前的时序状态,以让工具尽量优化时序并给出详细的分析报告。一般在行为仿真后、综合前即创建基本的时序约束。Vivado
    的头像 发表于 03-11 14:39 9757次阅读

    vivado时序分析与约束优化

    转自:VIVADO时序分析练习时序分析在FPGA设计中是分析工程很重要的手段,时序分析的原理和相关的公式小编在这里不再介绍,这篇文章是小编在练习VI
    发表于 08-22 11:45

    抖动/歪斜,抖动/歪斜是什么意思

    抖动/歪斜,抖动/歪斜是什么意思 什么是抖动(jitter) 所谓jitter就是一种抖动。具体如何解释呢?让我
    发表于 03-22 14:42 2037次阅读

    Vivado时钟的两大特性

    Vivado时钟的两大特性--时钟延迟和时钟的不确定性。
    发表于 11-17 11:38 5710次阅读
    <b class='flag-5'>Vivado</b><b class='flag-5'>时钟</b>的两大特性

    关于Vivado时序分析介绍以及应用

    时序分析在FPGA设计中是分析工程很重要的手段,时序分析的原理和相关的公式小编在这里不再介绍,这篇文章是小编在练习Vivado软件时序分析的笔记,小编这里使用的是18.1版本的
    发表于 09-15 16:38 6957次阅读
    关于<b class='flag-5'>Vivado</b><b class='flag-5'>时序</b>分析介绍以及应用

    Vivado进行时序约束的两种方式

    上面我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和
    的头像 发表于 03-08 17:17 2w次阅读
    <b class='flag-5'>Vivado</b>进行<b class='flag-5'>时序</b>约束的两种方式

    详解Vivado时钟的基础知识

    数字设计中,“时钟”表示在寄存器间可靠地传输数据所需的参考时间。Vivado时序引擎通过时钟特征来计算时序路径需求,通过计算裕量(Slac
    的头像 发表于 04-20 10:40 9145次阅读

    Versal HBM系列外部参考时钟设计指南文章

    Versal HBM 栈可通过内部 HSM0 参考时钟来进行时钟设置,此参考时钟是由 CIPS 或外部时钟源生成的。
    的头像 发表于 06-05 09:41 819次阅读
    <b class='flag-5'>Versal</b> HBM系列外部参考<b class='flag-5'>时钟</b>设计指南文章

    如何读懂Vivado时序报告

    FPGA开发过程中,vivado和quartus等开发软件都会提供时序报告,以方便开发者判断自己的工程时序是否满足时序要求。
    的头像 发表于 06-23 17:44 1318次阅读
    如何读懂<b class='flag-5'>Vivado</b><b class='flag-5'>时序</b>报告

    如何在Vivado中添加时序约束呢?

    今天介绍一下,如何在Vivado中添加时序约束,Vivado添加约束的方法有3种:xdc文件、时序约束向导(Constraints Wizard)、
    的头像 发表于 06-26 15:21 4138次阅读
    如何在<b class='flag-5'>Vivado</b>中添加<b class='flag-5'>时序</b>约束呢?

    如何读懂FPGA开发过程中的Vivado时序报告?

    FPGA开发过程中,vivado和quartus等开发软件都会提供时序报告,以方便开发者判断自己的工程时序是否满足时序要求。
    发表于 06-26 15:29 1033次阅读
    如何读懂FPGA开发过程中的<b class='flag-5'>Vivado</b><b class='flag-5'>时序</b>报告?

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部参考时钟设计指南

    本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求
    的头像 发表于 07-10 16:02 1329次阅读
    <b class='flag-5'>Versal</b> ACAP DDRMC-DDR4、LPDDR4和LPDDR4<b class='flag-5'>X</b>外部参考<b class='flag-5'>时钟</b>设计指南

    Versal Advanced IO Wizard-部分配置存在时序收敛问题

    Versal Advanced IO Wizard中,所包含的PLL的歪斜电路可能导致数据速率较高时出现建立时间
    的头像 发表于 07-07 14:14 457次阅读
    <b class='flag-5'>Versal</b> Advanced IO Wizard-部分配置存在<b class='flag-5'>时序</b>收敛问题

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2136次阅读