今天我们要介绍的时序分析基本概念是 ILM , 全称Interface Logic Model。是一种block的结构模型。主要用在top level的timing/SI收敛。
ILM是一种比ETM model的timing lib更精确的模型。它将block内的reg2reg path都删除,仅仅保留reg2out,in2reg,in2out的interface path。因为只有这些path才需要在top level上进行opt或者balance。
因此ILM会写出block partial的spef,block partial的verilog等文件。这样就可以在top level上就可以看到完整的path,并包含了ILM中的内容,这样比使用ETM model计算timing要精准很多。
但是也有缺点,就是速度比较慢,不适合规模大的设计使用。
使用方法
Block level create ILM
createInterfaceLogic -dir des_4.ilm
createInterfaceLogic Summary
Model Reduced Instances Reduced Registers
ilm_data 4966/21744 (22%) 1607/1986 (80%)
si_data 4106/21744 (18%) 938/1986 (47%)
Top level specify ILM
setIlmMode –keepFlatten true
specifyIlm -cell des_4 -dir des_4/des_4.ilm
update_constraint_mode -name unify
-sdc_files empty.sdc \\
-ilm_sdc_files [list XX.sdc]
-
时序分析
+关注
关注
2文章
127浏览量
22649 -
ETM
+关注
关注
0文章
9浏览量
7643 -
时序分析器
+关注
关注
0文章
24浏览量
5298
发布评论请先 登录
相关推荐
时序分析基本概念介绍<Operating Condition>

时序分析基本概念介绍&lt;spice deck&gt;

时序分析基本概念介绍&lt;generate clock&gt;

时序分析基本概念介绍&lt;wire load model&gt;

时序分析基本概念介绍&lt;Combinational logic&gt;

评论