RA6快速设计指南 [完结] 一般布线实践 (下)高速信号设计注意事项

15

一般布线实践

对于灵敏度较高的应用，强烈建议使用仿真工具评估特定的设计，以了解电路设计对性能的影响。例如，这可能包括诸如精密传感器设计或超高速数字总线接口之类的应用。有关每种外设功能的特定要求，请参见《硬件用户手册》中的“电气特性”一章。

15.2 高速信号设计注意事项

随着数字信号时钟速度的增加，外部刺激对这些信号的影响会变得更加明显。某些外设功能可以归类为“高速”数字信号。对于高速数字信号，还应考虑其他设计注意事项。

在发生串扰时，一个信号上的跳变会对附近的另一个信号产生感应影响。当这种串扰效应足够强时，第一个信号可能会导致第二个信号上发生错误。为了减少串扰的影响，请使用以下一般PCB布线准则。

• 为同一布线层上的已连线信号之间提供足够的空间。通常，在同一数字组的信号之间至少保留一倍走线宽度的空间，而在不同数字组的信号之间至少保留3-5倍走线宽度的空间。

• 为同一布线层上的时钟信号和数据信号之间提供额外的空间。通常，在时钟和任何其他数字信号之间至少要保留3-5倍走线宽度的空间。

• 避免在任何相邻的布线层上平行连接数字信号走线。如果必须在相邻的信号层上走线，请尽可能尝试仅使用正交交叉走线。

如有可能，请在信号层之间使用电源层或接地层来分隔PCB信号层。电源层或接地层的铜皮可以用作数字信号的“屏蔽层”。

每个标准化接口都有特定的要求。为确保PCB设计不会出现信号串扰问题，强烈建议设计每个接口时都参考相关标准。

15.3 信号组选择

某些引脚名称带有附加的_A、_B或_C后缀来表示信号组。当分配某些外设功能（例如IIC、SPI、SSIE、ETHERC和SDHI）时，请选择具有相同后缀的功能引脚。在某些情况下，将针对每个信号组测量《硬件用户手册》的“电气特性”一章中显示的交流时序特性。如果混用信号组，则无法保证外设正常工作，并且所述的交流时序特性可能不适用。

如果外设功能的引脚名称不带信号组后缀，则可以为每个功能信号选择最方便的引脚分配。

请参见《硬件用户手册》中“I/O端口”一章的“每种产品的外设选择设置”和“PmnPFS寄存器设置的注意事项”部分。

16

参考资料

在编写本《快速设计指南》时，使用了以下文档：

文档编号	说明
R01UH0884EJ0100	Renesas RA6M1系列用户手册：硬件
R01UH0885EJ0100	Renesas RA6M2系列用户手册：硬件
R01UH0886EJ0100	Renesas RA6M3系列用户手册：硬件
R01UH0890EJ0110	Renesas RA6M4系列用户手册：硬件
R01UH0891EJ0110	Renesas RA6M5系列用户手册：硬件
R20AN0577EG0101	RA Arm TrustZone 工具入门
R11AN0467EU0100	Arm TrustZone 的安全设计 - IP保护
R11AN0468EU0100	使用Arm TrustZone保护静态数据
R11AN0475EU0100	使用SCE9和Arm TrustZone建立和保护器件标识
R11AN0469EU0110	器件生命周期管理密钥安装