0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

串联电阻R与半导体ESD电路布线中,哪个应放置靠近被保护IC?

20010125LZW3 来源:上海雷卯电磁兼容 2023-08-16 18:25 次阅读

1.串联电阻R与半导体ESD电露布线与防浪涌关系

串联电阻R与半导体ESD 电路布线中,哪个应放置靠近被保护IC?

信号线防浪涌保护中,信号线时常会串一颗小阻值的电阻作为保护器件来抑制浪涌电流,起到限流的作用。但对于更大的电流和电压防护,还需搭配一颗TVS或ESD ,对后级芯片起到更高的防浪涌保护。

串联电阻R和ESD怎么放呢?是串联电阻靠近被保护芯片放,ESD靠近接口放;还是ESD靠近芯片放,串联电阻靠近接口放。上海雷卯工程师发现其实放置不同,防浪涌等级是不同的。

2.理论分析

在如图1所示的情况下, ESD动作时, I=I1+I2, I>I1, 在R1上会流过比ESD中更大的电流。虽然在这种情况下被保护电路在一定程度上得到保护,但电阻R1,却经不起大电流的考验而损坏,结果造成接口故障、系统故障。

c79cdcd8-3c1e-11ee-ac96-dac502259ad0.png

在如图2所示的情况下, ESD动作保护有效时, ESD的阻抗很低, 大部分电流从ESD中流过,即I2, 而在R1中流过的电流I1远远小于I2,那就更小于I。虽然在这种情况下ESD要经受比如图1所示的情况更大的电流, 但是ESD与电阻相比更能经受得起大电流,因此芯片的防浪涌等级实际升高了。

实际试验中图1信号接口的抗浪涌电压能力比图2接口要差很多。上海雷卯电子工程师常发现图1接口失效是由于串联在接口电路上的电阻损坏造成的,而ESD没有损坏;图2接口失效是由于ESD被击穿短路造成的,电阻没有损坏。由此上海雷卯工程师得出结论:电阻靠近被芯片放置,而ESD靠近接口放置这种搭配时防护能力更强。

需要注意的是,在设计防浪涌保护电路时,应根据具体应用的需求来选择合适的串联电阻和TVS。阻值的选择通常在几十至几百欧姆之间,应考虑平衡信号质量和保护效果。TVS的额定电压应大于预期的过电压水平。

3.上海雷卯接口电路防护电路推荐

1)RS485接口浪涌防护电路

c8153b88-3c1e-11ee-ac96-dac502259ad0.png    

2)RS232接口浪涌防护电路


c83e1a3a-3c1e-11ee-ac96-dac502259ad0.png   

3)RS485接口浪涌防护元件列表

c8ac5fea-3c1e-11ee-ac96-dac502259ad0.png

4)RS232接口浪涌防护元件列表

c93df40a-3c1e-11ee-ac96-dac502259ad0.png






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 串联电阻
    +关注

    关注

    1

    文章

    191

    浏览量

    14791
  • ESD
    ESD
    +关注

    关注

    49

    文章

    2030

    浏览量

    172953
  • TVS管
    +关注

    关注

    1

    文章

    279

    浏览量

    20273
  • 浪涌电压
    +关注

    关注

    1

    文章

    52

    浏览量

    13870
  • RS485接口
    +关注

    关注

    2

    文章

    62

    浏览量

    14140

原文标题:串联电阻R与半导体ESD电路布线与防浪涌关系

文章出处:【微信号:上海雷卯电磁兼容,微信公众号:上海雷卯电磁兼容】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    串联电阻R半导体ESD电路布线与防浪涌关系

    1.串联电阻R半导体ESD电露布线与防浪涌关系串联
    的头像 发表于 08-17 09:24 943次阅读
    <b class='flag-5'>串联</b><b class='flag-5'>电阻</b><b class='flag-5'>R</b>与<b class='flag-5'>半导体</b><b class='flag-5'>ESD</b><b class='flag-5'>电路</b><b class='flag-5'>布线</b>与防浪涌关系

    ESD保护界线新技术

    减少及应用环境不断变化,ESD保护的界线已经大幅改变。我们依次来审视一下这几种因素。1 几何尺寸更小——随着当今最先进的专用集成电路(ASIC)半导体工艺节点降至90纳米及以下,与
    发表于 01-27 10:35

    ESD保护方法的对比分析

    内部2 kV等级的ESD保护所需要的面积。半导体标准产品部亚太区市场营销副总裁麦满权指出:真正有效的ESD保护是不能完全集成到CMOS芯片之
    发表于 07-05 14:19

    ESDIC设计又一挑战

    关注的情况下,IC设计对ESD更加敏感,ESD自然成为设计面临的挑战。安森美半导体公司亚太区市场营销副总裁麦满权认为,设计人员必须使IC尽可
    发表于 02-21 10:54

    【转】抗ESD的pcb布线设计和布局

    地线。  在ESD容易进入的设备I/O接口处以及人手经常需要触摸或操作的位置,比如复位键、通讯口、开/关机键、功能按键等。通常在接收端放置瞬态保护器、串联
    发表于 10-02 12:47

    在PCB板设计ESD的方法分析

    提供一定的屏蔽作用。  *通常在接收端放置串联电阻和磁珠,而对那些易ESD击中的电缆驱动器,也可以考虑在驱动端
    发表于 09-11 16:05

    PCB板设计ESD的常见防范措施总结

    的其他部分。  17、通常在接收端放置串联电阻和磁珠,而对那些易ESD击中的电缆驱动器,也可以考虑在驱动端
    发表于 09-21 16:36

    ESD(静电放电)介绍及ESD保护电路的设计

    (螺丝起子)靠近有相反电势的集成电路(IC)时,电荷“跨接”,引起静电放电(ESD)。 ESD以极高的强度很迅速地发生,通常将产生足够的热量
    发表于 10-11 16:10

    PCB板设计ESD的常见防范措施

    保护器。用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其他部分。 *通常在接收端放置
    发表于 11-21 11:10

    PCB设计防范ESD的方法

    ESD影响的电路,应该放在靠近电路中心的区域,这样其他电路可以为它们提供一定的屏蔽作用。  16、 通常在接收端
    发表于 11-22 16:09

    PCB设计时抗静电放电ESD的方法

    为它们提供一定的屏蔽作用。  *通常在接收端放置串联电阻和磁珠,而对那些易ESD击中的电缆驱动器,也可以考虑在驱动端
    发表于 11-26 11:09

    PCB板“ESD保护电路设计”实战经验分享!!!

    信号线附近都要布一条地线。■I/O电路要尽可能靠近对应的连接器。■对易受ESD影响的电路,应该放在靠近
    发表于 06-28 08:00

    压敏电阻串联还是并联在电路

    压敏电阻串联还是并联在电路 压敏电阻器广泛地应用在家用电器及其它电子产品,起过电压
    的头像 发表于 06-11 15:09 1.4w次阅读

    串联ESD电容放置规则

    责任编辑:xj 原文标题:串联ESD电容放置规则 文章出处:【微信公众号:汽车电子硬件设计】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 11-13 16:09 3117次阅读

    电阻串联和并联哪个电阻

    的,因此总电阻只计算了一次,即总电阻的倒数等于所有电阻倒数之和。 电阻串联和并联是电路中常见的两
    的头像 发表于 09-14 17:10 9480次阅读