有源晶振的选型理念 有源晶振的EMC电路设计

OSC----有源晶振电路

1.有源晶振的选型理念

1：模式要求--->选型有源晶振时需要先确认输出模式或者说是芯片端的输入模式

2：成本要求--->预算高选择有源晶振/振荡器，预算低选择无源晶振/谐振器

3：性能要求--->如果是应用产品需要高精度，高端产品，选有源晶振/振荡器；如果应用对频率稳定率要求不高，如玩具等一般消费类电子，更合适选择性价比高的无源晶振/谐振器

4：温度/稳定度--->有源晶振/振荡器为时钟振荡器，TCXO温补晶振，VCXO压控振荡器，OCXO恒温晶振，不同的类型可以实现更宽的温度范围和更高的稳定度。

2.有源晶振引脚定义

有源晶振除了常规的电源，输入和输出引脚，可能会有三态端和OE引脚，有源晶振三态端输出既可以是一般二值逻辑电路中正常的高电平1或者低电平0，也可以保持高阻抗状态（Hi-Z），OE用于在低电平时输出使能，而在不使能时输出保持高阻态。

3.有源晶振EMC设计

EMC包括两个方面的要求：一方面是指晶振在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值；另一方面是晶振对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。如图7-1是典型的有源晶振电路，有源晶振的连接方式相对简单，不需要复杂的配置电路，有效避免了外部电容匹配不好造成频率偏移的问题，同时也在很大程度上减少了电路板杂散信号对它的干扰。

图7-1：典型的有源晶振EMC标准设计电路

有源EMC电路原理图设计要点：

1：做好电源滤波，晶振电源去耦非常重要

有源晶振的电源引脚不要直接接电源，需要通过一个磁珠再接电源，去耦电容选两到三个，容值递减，目的是降低电源噪声对输出频率的影响。在电路功能上，磁珠和电感原理相同。

如图7-1所示，L1和C1、C2构成π型滤波网络，C1为预留设计，可根据实际情况进行增加或者调整电源端磁珠L1与电容C2、C3构成LC滤波电路（一级低通滤波）。预留的电容C3，容值要小，根据具体测试结果而定。

2：关于输出端串联的电阻的作用

输出端串联一个小电阻，为预留匹配设计（比如50Ω），有的有源晶振输出需要进行阻抗匹配，具体匹配阻值根据测试结果而定。其作用是为了减少信号反射，避免反射波叠加引起信号过冲。不同批次的板子特性不一样，留个电阻位置便于调整板子状态到最佳。可根据实验情况进行调整或更换磁珠处理。

3：输出端电容

输出端电容C4为负载调节电容，根据实际情况调整，用来微调频率精度，其次是与串联电阻R1组成RC滤波器，减少时钟信号过冲。

有源晶振EMC标准设计电路，如果对EMC要求不高，可以去掉L1磁珠及C4负载电容，只保留电源输入端的去耦电容0.1uF即可，输出端保留输出电阻，约10Ω~27Ω。

4.有源晶振的匹配设计

有源晶体输出的是方波，会引起谐波干扰，尤其是阻抗严重不匹配的情况下，加上电阻R1后，该电阻将与输入电容构成RC积分平滑电路，将方波转换为近似正弦波，可以减少谐波,虽然信号的完整性受到一定影响，但由于该信号还要经过后级放大、整形后才作为时钟信号，因此，性能并不受影响，该电阻的大小需要根据输入端的阻抗、输入等效电容，有源晶体的输出阻抗等因素选择。

有源晶体的输出阻抗通常都很低，一般在几百Ω以下，而信号源的输入端在芯片内部结构上通常是运放的输入端，由芯片的内部电路与外部的无源石英晶体构成谐振电路（使用有源晶体后就不需要这个晶体了），这个运放的输出阻抗都在MΩ以上。只要阻抗不匹配，就会产生信号反射，即回波，需要进行阻抗匹配，减小回波干扰及导致的信号过冲，一般这个输出电阻可以串27Ω左右，此外晶振均需要选择高精度的外围器件。

5.小结

石英晶体谐振器和石英晶体振荡器统称为晶振，属于频率控制元器件，前者只是普通的晶振，而后者则是高端的晶体元器件。有源晶振的频率输出必定要有某个波形作为输出载体，波形的输出也必定会伴随着某个负载值。在实际使用中，波形负载也是晶振的非常重要参数指标。选择不当的话，轻则导致石英晶振或其他模块工作不正常，功能无法实现，重则损坏模块甚至整机。

晶振负载主要有以下几种：

1：正弦波--->负载50欧姆或1k欧姆

2：方波--->N个TTL负载或N个PF电容

3：准正弦波--->例如10kΩ并联10pF电容，此外还有差分输出PECL、LVDS等高频（100MHz以上）常用的，至于后面的15pF、50pF是这些输出波形的匹配负载。

如下图7-2至图7-4是不同输出波形的测试电路，可以作为大致参考。

图7-2：LVPECL

图7-3：LVDS

图7-4：HCSL