去耦电容使用的基础知识

去耦电容有效使用方法分为两种：

使用多个去耦电容

使用多个去耦电容时，使用相同容值的电容时和交织使用不同容值的电容时，效果是不同的。

①使用多个容值相同的电容时

当增加容值相同的电容后，阻抗在整个频率范围均向低的方向转变，也就是说阻抗越来越低。

这一点可通过思考并联连接容值相同的电容时，到谐振点的容性特性、取决于ESR(等效串联电阻)的谐振点阻抗、谐振点以后的ESL(等效串联电感)影响的感性特性来理解。

并联的电容容值是相加的，所以3个电容为66µF，容性区域的阻抗下降。

​

由此可知，通过使用多个相同容值的电容，可在整个频率范围降低阻抗，因此可进一步降低噪声。

②使用多个容值不同的电容时

如下图，在22µF的电容基础上并联增加0.1µF、以及0.01µF的电容后的频率特性。通过增加容值更小的电容，可降低高频段的阻抗。相对于一个22µF电容的频率特性来说，0.1µF和0.01µF的特性是合成后的特性(红色虚线)。

这里必须注意的是，有些频率点产生反谐振，阻抗反而增高，EMI恶化。反谐振发生于容性特性和感性特性的交叉点。

​

所增加电容的电容量，一般需要根据目标降噪频率进行选型。另外，在这里给出的频率特性波形图是理想的波形图，并未考虑PCB板的布局布线等引起的寄生分量。在实际的噪声对策中，需要考虑寄生分量的影响。

降低电容的ESL

虽说是“降低ESL”，但由于无法改变单个产品的ESL本身，因此这里是指“即使容值相同，也要使用ESL小的电容”。通过降低ESL，可改善高频特性，并可更有效地降低高频噪声。

①容值相同也要使用尺寸较小的电容

对于积层陶瓷电容(MLCC)，有时会准备容值相同但尺寸不同的几个封装。ESL取决于引脚部位的结构。尺寸较小的电容基本上引脚部位也较小，通常ESL较小。

更小的封装尺寸的谐振频率更高，在之后感性区域的频率范围阻抗较低。从公式中可见，只要容值相同，ESL越低谐振频率越高。另外，感性区域的阻抗特性取决于ESL。

​

​

②降低ESL的电容

陶瓷电容中，有些型号采用的是旨在降低ESL的形状和结构。普通电容的电极在短边侧，而LW逆转型的电极则相反，在长边侧。由于L(长度)和W(宽度)相反，故称“LW逆转型”。是通过增加电极的宽度来降低ESL的类型。

​

三端电容是为了改善普通电容(两个引脚)的频率特性而优化了结构的电容。三端电容是将双引脚电容的一个引脚(电极)的另一端向外伸出作为直通引脚，将另一个引脚作为GND引脚。输入输出电极相当于两端伸出的直通引脚，左右的电极当然是导通的。这种输入输出电极(直通引脚)和GND电极间存在电介质，起到电容的作用。

将输入输出电极串联插入电源或信号线(将输入输出电极的一端连接输入端，另一端连接输出端)，GND电极接地。这样，由于输入输出电极的ESL不包括在接地端，因此接地的阻抗变得非常低。

另外，输入输出电极的ESL通过在噪声路径直接插入，有利于降低噪声(增加插入损耗)。通过在长边侧成对配置GND电极，可抑制ESL，再采用并联的方式，可使ESL减半。

基于这样的结构，三端电容不仅具有非常低的ESL，而且可保持低ESR，与相同容值相同尺寸的双引脚型电容相比，可显著改善高频特性。

其他注意事项

①Q较高的陶瓷电容

电容具有被称为“Q”的特性。下图即表示Q和频率-阻抗特性之间的关系。

​

Q值高，阻抗在特定的窄带会变得非常低。Q值低时，阻抗虽然不会极度下降，但可以在很宽的频段内降低。

这种特性可能有助于符合某些EMC标准。例如，使用电容量变化较大的电容时，如果Q值很高，则可能存在无法消除目标频率噪声的个体。在这种情况下，还有一种通过使用具有低Q的电容来抑制波动影响的手法。

②电容排布

高频噪声采取对策，可以考虑增加小容量的电容，同时遵循“尽可能使小容量电容靠近噪声源”。

​

③电容的电容量变化率

噪声对策用的电容的电容量变化率较大时，谐振频率的波动会变大，目标消减频段会产生变化或波动，有时很难找到理想的噪声对策。尤其是需要在窄频段大幅消除噪声时，需要格外注意。

​

④电容器的温度特性

众所众知，电容的特性会受温度影响。目前，EMC测试的温度特性尚未标准化，但在某些应用中，不得不在明显的高温或低温条件/环境下工作、或在会产生较大温度变化的条件/环境下使用。

在这类情况下，非常有可能发生“电容量变化率”中提到的问题，所以，用于噪声对策的电容，需要尽量使用具有CH、C0G特性的温度特性优异的产品。

审核编辑：汤梓红