AFE8092帧同步特性简析-电子发烧友网

Other Parts Discussed in Post: AFE8092

作者：Jason Ren

TI Transceiver芯片是高集成度，高性能的射频收发器芯片。产品族内产品架构种类丰富。在产品架构方面，包括了以AFE77xx系列为代表的零中频架构收发信机，以AFE80xx, AFE79xx，AFE76xx系列为代表的射频直采架构收发信机。在产品通道数方面，支持最低2T2R1F，4T4R2F到8T8R2F的通道数。同时，也支持大部分射频控制功能，如AC校正，PAP保护以及AGC控制功能。本篇blog会简单介绍AFE8092的AGC功能中涉及的帧同步特性，指导用户针对射频系统要求进行参数指标设计。

AFE8092是TI 基于射频直采架构的收发信机，由于其大带宽，高性能射频指标，高灵活度的优势广泛应用在基站射频板上。其框图如下所示。其中，每个发射链路包含最高12Gsps采样率的DAC，最高支持到800MHz的带宽，40dB动态范围0.125dB增益步进（0.125dB由数字部分提供）的DSA用于进行链路增益调整。其数字部分包括信号链路上的DDC/DUC，灵活适应用户的多频段应用场景，也包括数字PAP功能方便用户进行系统鲁棒性设计。

每个接收链路包括最大采样率4Gsps的ADC，最高支持400Mhz的带宽，31dB步进的DSA用于进行链路增益控制。其数字部分和发射链路类似，同时也集成了AGC(Automatic Gain Control)控制功能。

图1 AFE8092内部模块架构框图

在基站射频系统应用中，由于UE用户接入的随机性，接收机收到的射频信号功率具有着时变特性，而基于射频接收机动态灵敏度考虑，接收机需要根据基站收到的信号功率大小针对信号链路的增益进行实时更新，因此AFE8092集成了AGC控制功能在系统中实现闭环增益控制功能。AFE8092的AGC控制框图如下所示.AFE8092的AGC控制逻辑为基于器件RX链路上的射频功率检测器的回读结果进行动态的DSA挡位调节。

图2 AFE8092 接收链路AGC模块示意图

可以看到，在传统的AGC调整行为模式中，AGC控制器收到的信息只有射频功率检测器信息，只对外部信号功率负责，不对射频无线帧负责。但是在TDD应用场景中，存在着无线帧的概念。如下图所示， D时隙内TX打开，U时隙内RX打开，S时隙内TX/RX按照特定比例时间打开。可以看到，从D切换到S时，存在着RX从关闭到打开的情况，从U切换到D时，存在着RX从打开到关闭的情况。这种控制模式在某些场景下存在着两点问题：(1)单个上行时隙中间位置，用户不想要触发AGC; (2)在U时隙开始时可能存在的大信号是用户想要忽略掉，不想要计入AGC事件中去的。因此，TI基于此需求在AFE8092中集成了我们所说的帧同步功能。

图3 无线帧时隙示意图

帧同步功能的核心是在单个上行时隙内冻结DSA，在下次出现RX打开动作(RX_EN)时再进行DSA调整。同时，计数器和调整DSA的动作都需要和RX_EN进行时延上的联动。共有两种和系统联动的配置模式：AGC功率统计窗长在单个RX时隙内和AGC功率统计窗长跨RX时隙。

如图3所示为AGC功率统计窗长（图中红色方框为功率统计窗）在单个RX时隙内的行为模式示意图，时间流动方向为从左到右，一次完整的AGC调整周期按照图中标注的步骤顺次执行。下面一一进行解释：

RX_EN信号来临，RX通道开启

RX_EN信号来临后，一段时间(windowOffsetPeriod，用户可配参数)内AGC的功率统计计数器和DSA不做任何动作。

经历过windowOffsetPeriod后，会有两个动作：

如果上一周期内的AGC触发了控制动作，则DSA按照AGC控制逻辑调整到预期值

AGC触发门限动作：功率统计计数器清零并重新计数

经过一段时间(windowPeriod，用户可配参数)后，计数器被freeze同时DSA不做任何动作

进入下一个帧同步周期

图4 AGC功率统计窗长

如图4所示为AGC功率统计窗长（图中红色方框为功率统计窗）跨越单个RX时隙的行为模式示意图。与图4的例子有些类似，区别主要是图5的例子中，在RX_EN重新拉低后，RX的计数器不会复位直至WindowPeriod结束。在WindowPeriod跨越多个RX_EN的情况下，AGC会统计多个上行时隙的功率并进行DSA动作判决。