有源晶振的电气参数：波形上升下降时间
晶振的输出波形为单端输出(Sine/Clipped Sine, CMOS/TTL)和差分输出(LVPECL, LVDS, HCSL)。差分输出可以满足高速数据传输，应用于高速计算机，数字通信系统，雷达，测量仪器，频率合成器等。
波形的上升和下降时间是有源晶振的一个主要电气参数，单位为ns。
从CMOS输出的波形图来看，上升时间(Tr)指的从波形的10%处上升到波形的90%处所需要的时间(也有从20%处上升到80%的时间进行计算的)。下降时间(Tf)指的是从高值到低值所需要的时间。
KOAN有源晶振的规格书中(KS506T为例)可以看到上升下降时间的范围值。具体电性能参数需要通过S&A280B进行测量。
我们的优势
KOAN晶振公司配备了E5052B信号分析仪器(测量相位噪声和抖动)、S&A280B、S&A250B测试仪器，以及高低温箱，抗冲击试验设备。我们能够检测在温度、负载和功率电压变化条件下的频率稳定性。
我们可以快速高水平满足客户的需求、精准化匹配、快速故障分析。
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
有源晶振
+关注
关注
1文章
874浏览量
20409 -
晶振
+关注
关注
33文章
2740浏览量
67537 -
计算机
+关注
关注
19文章
7204浏览量
87239 -
波形
+关注
关注
3文章
376浏览量
31383 -
测量仪器
+关注
关注
3文章
764浏览量
41991
发布评论请先 登录
相关推荐
【转帖】如何用示波器测试有源晶振波形
接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接地，这两个电容串联的容量值等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。
发表于 05-25 14:32
斯巴达6上升时间下降时间怎么减少
嗨，我试图减少上升时间和下降时间，包括在spartan 6中IO引脚的过冲。我没有应用约束tr = 2.5nstf = 2.5ns过冲= 11％我应用了6mA的驱动约束.....为此我得到了新的结果
发表于 04-10 13:18
如何确定峰值信号的上升/下降时间？
大家好，我开发了一个用于Spartan 3e套件的VHDL PWM生成算法，一切都是预期的。但我想了解这个信号的上升/下降时间，模拟显示理想的行为，但在范围上我看到的东西不同。从理论上讲，如何确定
发表于 07-09 05:36
纳米软件电源模块测试之启动延迟和上升/下降时间
电源模块的启动延迟指从施加启动输入电压到输出电压达到电压额定值时所需的时间，上升时间是指电源模块从归零待机状态到启动状态所需的时间，下降时间指的是电源模块从工作状态到归零待机状态所需的
常见的有源晶振选型参数
有源晶振用于产生稳定的时钟信号。其内部有独立的起振芯片，不受外部电路影响。选型时需要考虑一些关键参数，以确保器件在特定应用中能够满足性能需求
工商网监
评论