0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

指甲大小芯片,如何装下数百亿晶体管?

小麦大叔 来源:头条号胖福的小木屋 2023-08-29 15:54 次阅读

如今随着芯片制程的不断提升,芯片中可以有100多亿个晶体管,如此之多的晶体管,究竟是如何安上去的呢? 这是一个Top-down View 的SEM照片,可以非常清晰的看见CPU内部的层状结构,越往下线宽越窄,越靠近器件层。

2ac1c50a-461d-11ee-a2ef-92fbcf53809c.png

这是CPU的截面视图,可以清晰的看到层状的CPU结构,芯片内部采用的是层级排列方式,这个CPU大概是有10层。其中最下层为器件层,即是MOSFET晶体管。

2b64acf2-461d-11ee-a2ef-92fbcf53809c.png

Mos管在芯片中放大可以看到像一个“讲台”的三维结构,晶体管是没有电感、电阻这些容易产生热量的器件的。最上面的一层是一个低电阻的电极,通过绝缘体与下面的平台隔开,它一般是采用了P型或N型的多晶硅用作栅极的原材料,下面的绝缘体就是二氧化硅。 平台的两侧通过加入杂质就是源极和漏极,它们的位置可以互换,两者之间的距离就是沟道,就是这个距离决定了芯片的特性。

2b90f49c-461d-11ee-a2ef-92fbcf53809c.png

当然,芯片中的晶体管不仅仅只有Mos管这一种类,还有三栅极晶体管等,晶体管不是安装上去的,而是在芯片制造的时候雕刻上去的。 在进行芯片设计的时候,芯片设计师就会利用EDA工具,对芯片进行布局规划,然后走线、布线。

2b9ba130-461d-11ee-a2ef-92fbcf53809c.png

如果我们将设计的门电路放大,白色的点就是衬底, 还有一些绿色的边框就是掺杂层。

2bb27612-461d-11ee-a2ef-92fbcf53809c.jpg

晶圆代工厂就是根据芯片设计师设计好的物理版图进行制造。 芯片制造的两个趋势,一个是晶圆越来越大,这样就可以切割出更多的芯片,节省效率,另外就一个就是芯片制程,制程这个概念,其实就是栅极的大小,也可以称为栅长,在晶体管结构中,电流从Source流入Drain,栅极(Gate)相当于闸门,主要负责控制两端源极和漏级的通断。 电流会损耗,而栅极的宽度则决定了电流通过时的损耗,表现出来就是手机常见的发热和功耗,宽度越窄,功耗越低。而栅极的最小宽度(栅长),也就是制程。 缩小纳米制程的用意,就是可以在更小的芯片中塞入更多的电晶体,让芯片不会因技术提升而变得更大。 但是我们如果将栅极变更小,源极和漏极之间流过的电流就会越快,工艺难度会更大。

2bd94bf2-461d-11ee-a2ef-92fbcf53809c.png

芯片制造过程共分为七大生产区域,分别是扩散、光刻、刻蚀、离子注入、薄膜生长、抛光、金属化,光刻和刻蚀是其中最为核心的两个步骤。 而晶体管就是通过光刻和蚀刻雕刻出来的,光刻就是把芯片制作所需要的线路与功能区做出来。 利用***发出的光通过具有图形的光罩对涂有光刻胶的薄片曝光,光刻胶见光后会发生性质变化,从而使光罩上得图形复印到薄片上,从而使薄片具有电子线路图的作用。 这就是光刻的作用,类似照相机照相。照相机拍摄的照片是印在底片上,而光刻刻的不是照片,而是电路图和其他电子元件。

2c3aaabe-461d-11ee-a2ef-92fbcf53809c.png

刻蚀是使用化学或者物理方法有选择地从硅片表面去除不需要材料的过程。通常的晶圆加工流程中,刻蚀工艺位于光刻工艺之后,有图形的光刻胶层在刻蚀中不会受到腐蚀源的显著侵蚀,从而完成图形转移的工艺步骤。刻蚀环节是复制掩膜图案的关键步骤。

2c8af898-461d-11ee-a2ef-92fbcf53809c.png

而其中,还涉及到的材料就是光刻胶,我们要知道电路设计图首先通过激光写在光掩模板上,然后光源通过掩模板照射到附有光刻胶的硅片表面,引起曝光区域的光刻胶发生化学效应,再通过显影技术溶解去除曝光区域或未曝光区域,使掩模板上的电路图转移到光刻胶上,最后利用刻蚀技术将图形转移到硅片上。

2cf019da-461d-11ee-a2ef-92fbcf53809c.png

而光刻根据所采用正胶与负胶之分,划分为正性光刻和负性光刻两种基本工艺。在正性光刻中,正胶的曝光部分结构被破坏,被溶剂洗掉,使得光刻胶上的图形与掩模版上图形相同。 相反地,在负性光刻中,负胶的曝光部分会因硬化变得不可溶解,掩模部分则会被溶剂洗掉,使得光刻胶上的图形与掩模版上图形相反。

2cf5a382-461d-11ee-a2ef-92fbcf53809c.png

我们可以简单地从微观上讲解这个步骤。

2d04b4f8-461d-11ee-a2ef-92fbcf53809c.png

在涂满光刻胶的晶圆(或者叫硅片)上盖上事先做好的光刻板,然后用紫外线隔着光刻板对晶圆进行一定时间的照射。原理就是利用紫外线使部分光刻胶变质,易于腐蚀。

2d5d85a6-461d-11ee-a2ef-92fbcf53809c.png

溶解光刻胶:光刻过程中曝光在紫外线下的光刻胶被溶解掉,清除后留下的图案和掩模上的一致。

2d7fe9b6-461d-11ee-a2ef-92fbcf53809c.png

“刻蚀”是光刻后,用腐蚀液将变质的那部分光刻胶腐蚀掉(正胶),晶圆表面就显出半导体器件及其连接的图形。然后用另一种腐蚀液对晶圆腐蚀,形成半导体器件及其电路。

2dc39d8c-461d-11ee-a2ef-92fbcf53809c.png

清除光刻胶:蚀刻完成后,光刻胶的使命宣告完成,全部清除后就可以看到设计好的电路图案。

2df60bfa-461d-11ee-a2ef-92fbcf53809c.png

而100多亿个晶体管就是通过这样的方式雕刻出来的,晶体管可用于各种各样的数字和模拟功能,包括放大,开关,稳压,信号调制和振荡器。 晶体管越多就可以增加处理器的运算效率;再者,减少体积也可以降低耗电量;最后,芯片体积缩小后,更容易塞入行动装置中,满足未来轻薄化的需求。

2dfa8acc-461d-11ee-a2ef-92fbcf53809c.jpg

芯片晶体管横截面 到了3nm之后,目前的晶体管已经不再适用,目前,半导体行业正在研发nanosheet FET(GAA FET)和nanowire FET(MBCFET),它们被认为是当今finFET的前进之路。 三星押注的是GAA环绕栅极晶体管技术,台积电目前还没有公布其具体工艺细节。三星在2019年抢先公布了GAA环绕栅极晶体管,根据三星官方的说法,基于全新的GAA晶体管结构,三星通过使用纳米片设备制造出MBCFET(Multi-Bridge-Channel FET,多桥-通道场效应管),该技术可以显著增强晶体管性能,取代FinFET晶体管技术。

2e0cfaa4-461d-11ee-a2ef-92fbcf53809c.png

此外,MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备,从而加速工艺开发及生产。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50297

    浏览量

    421297
  • 场效应管
    +关注

    关注

    46

    文章

    1144

    浏览量

    63757
  • 晶体管
    +关注

    关注

    77

    文章

    9615

    浏览量

    137718

原文标题:指甲大小芯片,如何装下数百亿晶体管?

文章出处:【微信号:knifewheat,微信公众号:小麦大叔】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 1854次阅读

    CMOS晶体管和MOSFET晶体管的区别

    CMOS晶体管和MOSFET晶体管在电子领域中都扮演着重要角色,但它们在结构、工作原理和应用方面存在显著的区别。以下是对两者区别的详细阐述。
    的头像 发表于 09-13 14:09 1106次阅读

    芯片晶体管的深度和宽度有关系吗

    一、引言 有关系。随着集成电路技术的飞速发展,芯片晶体管作为电子设备的核心元件,其性能的优化和制造技术的提升成为了行业关注的焦点。在晶体管的众多设计参数中,深度和宽度是两个至关重要的因素。它们不仅
    的头像 发表于 07-18 17:23 557次阅读

    芯片中的晶体管是怎么工作的

    晶体管是现代电子设备中不可或缺的组件,它们是构建集成电路(IC)和微处理器的基础。晶体管的工作原理涉及到半导体材料的电子特性,以及如何通过控制电流来实现开关功能。 历史背景 晶体管的发明可以追溯到
    的头像 发表于 07-18 14:58 1052次阅读

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三个不同的半导体区域:正极(P型)、负极(N型)、正极(P型
    的头像 发表于 07-01 17:45 1881次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    晶体管输出和继电器输出的区别有哪些

    晶体管输出 晶体管输出是一种利用半导体材料的PN结特性实现的输出方式。在晶体管输出中,输入信号通过控制晶体管的基极电流,从而控制集电极电流的大小
    的头像 发表于 06-21 14:36 2141次阅读

    苹果M3芯片晶体管数量

    苹果M3芯片晶体管数量相当可观,相比前代产品有了显著的提升。这款芯片搭载了高达250亿个晶体管,比M2芯片多出50亿个,这样的设计使得M3
    的头像 发表于 03-11 16:45 835次阅读

    M3芯片有多少晶体管

    M3芯片晶体管数量根据不同的版本有所差异。具体来说,标准版的M3芯片拥有250亿个晶体管,这一数量相比前代产品M2有了显著的提升,使得M3芯片
    的头像 发表于 03-08 15:43 999次阅读

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两个或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种结构,第一个双极性晶体管放大的电流
    的头像 发表于 02-27 15:50 4630次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    晶体管偏置的大小由什么决定的?

    加载合适的偏置电流,必须牢固地掌握晶体管的特性曲线,正确地读取偏置电流的大小,要能在尽可能广的范围内加载偏置电流。
    发表于 02-05 15:10 284次阅读
    <b class='flag-5'>晶体管</b>偏置的<b class='flag-5'>大小</b>由什么决定的?

    晶体管的偏置定义和方式

    晶体管的偏置是指为了使晶体管正常工作,需要给晶体管的基极或发射极加上适当的电压,从而使晶体管的工作点处于稳定的状态。
    的头像 发表于 02-05 15:00 1787次阅读
    <b class='flag-5'>晶体管</b>的偏置定义和方式

    IBM发布首款专为液氮冷却设计的CMOS晶体管

    IBM突破性研发的纳米片晶体管,通过将硅通道薄化切割为纳米级别的薄片,再用栅极全方位围绕,实现更为精准控电。此结构使得在指甲大小空间内可容纳最多达500亿个晶体管,并且经过液氮冷却处
    的头像 发表于 12-26 14:55 679次阅读

    晶体管的三个极的电压关系大小

    至关重要。 为了详细、实质地理解晶体管三个极的电压关系的大小,我们必须从晶体管的基本结构和工作原理开始。 晶体管由两个PN结组成:一个是PNP型,另一个是NPN型。PNP型
    的头像 发表于 12-20 14:50 5879次阅读

    晶体管是如何工作的?BJT和MOSFET晶体管区别

    晶体管的工作原理就像电子开关,它可以打开和关闭电流。一个简单的思考方法就是把晶体管看作没有任何动作部件的开关,晶体管类似于继电器,因为你可以用它来打开或关闭一些东西。当然了晶体管也可以
    发表于 11-29 16:54 655次阅读
    <b class='flag-5'>晶体管</b>是如何工作的?BJT和MOSFET<b class='flag-5'>晶体管</b>区别

    如何选择分立晶体管

    来至网友的提问:如何选择分立晶体管
    发表于 11-24 08:16