如何使用返回路径实现更好的PCB设计-电子发烧友网

高速信号不遵循阻力最小的路径；它们遵循阻抗最小的路径。本系列文章为您的下一个项目提供有关 PCB 设计布局的想法。

糟糕的原理图设计和糟糕的 PCB 布局仍然会产生功能板。技能可以随着时间的推移而增加，但运气最终会耗尽。

当工程师第一次开始使用固态电子设备时，芯片工作在更高的电压下，上升时间比今天制造的微芯片慢。但在推动 PCB 和微芯片更小的过程中，我们还降低了它们的工作电压，从而降低了它们的噪声容限。随着我们继续推动越来越低的 IC 工作电压，工程师需要越来越注意他们的选择，以确保他们的设计能够正常工作，而无需进行昂贵且耗时的重新设计。

那么需要注意哪些类型的噪声，以及如何改进设计以避免它们？

故意路由返回路径！传播延迟

电磁场沿导体运行并环绕导体，并渗透其附近的物体。这些场中存在的能量将被转移到你电路的某个地方——希望在你想要的位置。

电磁场的变化以快速但有限的速度传播，并且场的变化需要一些时间才能到达电路的远端。

当玩简单的电路并查看页面上的原理图时，许多人会想象电路的变化会立即发生：按下开关，灯会立即发光。很容易产生一种错误的直觉，即开关状态的变化会立即改变光的状态。

产生这种误解是因为状态的变化超出了人类感知的极限许多数量级。在处理更改传播的时间（传播延迟）与更改状态所需的时间（上升时间/下降时间）相当或超过的电路时，您必须澄清您的思考过程以适应传播延迟。

电磁场的变化将以光速的一小部分在整个电路中传播。PCB 走线上的状态变化（逻辑低到逻辑高）沿产生电流的长度建立电势。该电流在导体周围产生电磁场。但由于电磁场的变化需要时间来传播，因此迹线的两端可能处于两种不同的状态，其中一个过渡点沿长度移动。

电感和电容耦合立即为电流创建一个回路。

该图显示了 PCB 相对两侧的两条导电迹线。当电流开始在顶部迹线中流动时，会立即在底部迹线中建立返回电流。

如果您没有在走线和过孔附近提供即时返回路径，则附近的导体中会形成不需要的电流，尤其是在您有快速转换（<1ns）的情况下。

最佳实践规定如下：始终在同一层或相邻层为单端信号、差分对和电源层提供接地返回路径。

始终在同一层或相邻层为单端信号、差分对和电源层提供接地返回路径。

接地回路。图片来自“高速信号传播”的 Howard Johnson 博士，图 5.33，第 353 页。通过Signal Consulting， Inc.

高速信号和最小阻抗路径

高速信号不遵循阻力最小的路径；它们遵循阻抗最小的路径。

当新工程师设计 PCB 时，他们倾向于完全忘记电路返回路径中阻抗的电抗部分，并严格关注电阻。当老工程师设计 PCB 时，他们往往会做同样的事情。谁又能责怪他们呢？很少有人能够使用电磁模拟器，使他们能够可视化电路在各种频率下的行为。

在考虑返回路径时，请记住阻抗的电抗部分随着频率的增加和上升/下降时间的减少变得越来越重要。

即使在适度的频率下，电流的返回路径也会尝试直接在导体下方流动。如果您不提供该路径，它将在您的电路的其他部分中找到一条不太理想的路径——可能会在此过程中创建一个天线。

返回电流寻求阻抗最小的路径。在低频时，接地层中的大部分返回电流直接从负载流向源极。负载和源之间的这条直线代表电阻最小的路径，在低频下，也代表阻抗最小的路径。随着频率的增加，走线与走线正下方的铜之间的互感会形成一条低阻抗路径，从而导致接地层中的返回电流跟随信号层上的走线。

如何在 PCB 设计中使用返回路径

在 PCB 上，通过在其附近的返回路径路由快速变化的信号。差分走线应从封装引脚引出并立即靠近。时钟信号和其他快速上升时间/下降时间信号应该被接地层包围和/或在它们下方有一个完整的、不间断的接地层，以最大限度地减少辐射 EMI噪声。如果您的设计需要 FCC 测试，您甚至可能需要在两个接地层之间路由快速变化的信号，并用过孔缝合围绕它们。

以下两张图片展示了 PCB 布局示例，展示了降低接地噪声的两种方法：

在整个路径中保持差分对在一起

在信号线的正下方或附近提供接地回路