0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么单片机内置时钟源不经过pll也可以分频?

工程师邓生 来源:未知 作者:刘芹 2023-09-02 15:12 次阅读

为什么单片机内置时钟源不经过pll也可以分频?

单片机内置时钟源不经过PLL也可以实现分频,原因在于单片机内置时钟源自带分频器,可以通过软件设置分频系数来控制内部时钟频率。

在单片机内部,通常会集成一个晶振或者振荡器作为时钟源,该时钟源会被一个精密的计数器控制,并使用内部或者外部的分频器将计数器的输出频率降低到所需的频率水平。这种内置分频器通常可以不依赖于PLL,就可以实现分频工作。

在单片机内部的时钟源中,一般会采用分频器来控制时钟频率。分频器就是将时钟频率按一个固定的比例进行除法运算,得到所需的时钟频率。分频因子可以通过设定某个寄存器的值来实现。

比如,对于一个24 MHz的时钟源,我们希望得到1 MHz的时钟,就可以使用一个24分频器来进行分频,使得输出频率降低到1 MHz的水平。对于一些高速设备,可以通过连接多个分频器来得到更低频率的输出。

总的来说,单片机内置时钟源可以通过内部分频器实现分频,不需要自带PLL。这种技术可以帮助开发人员在一定程度上简化硬件设计,降低成本,提高可靠性。同时,还可以通过软件简单地控制分频比例,适应不同的应用场景和需求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 单片机
    +关注

    关注

    6044

    文章

    44632

    浏览量

    639390
  • pll
    pll
    +关注

    关注

    6

    文章

    781

    浏览量

    135364
  • 计数器
    +关注

    关注

    32

    文章

    2276

    浏览量

    95106
  • 时钟源
    +关注

    关注

    0

    文章

    93

    浏览量

    16049
收藏 人收藏

    评论

    相关推荐

    音频设备的PLL时钟配置应用说明

    电子发烧友网站提供《音频设备的PLL时钟配置应用说明.pdf》资料免费下载
    发表于 09-14 10:38 0次下载
    音频设备的<b class='flag-5'>PLL</b>和<b class='flag-5'>时钟</b>配置应用说明

    PGA870可否不经过电容,直接连接至输入端口?

    在芯片手册上,PGA的所有输入信号都是经过一个0.1uF的电容,我们现在使用的是32KHz信号,可否不经过电容,直接连接至输入端口?
    发表于 09-13 07:17

    CDC906可编程3-PLL时钟合成器/乘法器/分频器数据表

    电子发烧友网站提供《CDC906可编程3-PLL时钟合成器/乘法器/分频器数据表.pdf》资料免费下载
    发表于 08-23 11:27 0次下载
    CDC906可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表

    PLL1705/PLL1706双通道PLL时钟发生器数据表

    电子发烧友网站提供《PLL1705/PLL1706双通道PLL时钟发生器数据表.pdf》资料免费下载
    发表于 08-22 11:32 0次下载
    <b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706双通道<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器数据表

    CDCE706可编程3-PLL时钟合成器/乘法器/分频器数据表

    电子发烧友网站提供《CDCE706可编程3-PLL时钟合成器/乘法器/分频器数据表.pdf》资料免费下载
    发表于 08-22 09:16 0次下载
    CDCE706可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表

    紫光同创——PLL IP 的使用(Logos2)

    的操作其实就是配置分频系数和占空比,然后读出,然后配置相位,然后读出.反复操作,直到全部配置完成。 具体讲解,大家可以看视频讲解部分,至于 VESA 时序将在应用篇讲解,这里只是简单演示动态配置
    发表于 08-15 17:41

    基于51单片机数字时钟闹钟设计

    本资源内容概要:       这是基于51单片机数字时钟闹钟设计包含了PDF版本电路图、C语言程序源代码(keil软件打开)、proteus仿真。本资源适合人群:      单片机爱好者、电子
    发表于 06-25 10:17 0次下载

    基于51单片机时钟温度显示设计

    本资源内容概要:       这是基于51单片机时钟温度显示设计包含了电路图源文件(Altiumdesigner软件打开)、C语言程序源代码(keil软件打开)、proteus仿真图。本资源适合人群
    发表于 06-25 10:17 0次下载

    LVDS用法:LVDS RX 时钟选择 LVDS的PLL的复位信号的处理

    和slow_clk,这种主要是用于数据和时钟的速率不是1:1,比如大家常见的1:7,1:8和1:10等,这时就要使用串化/解串器;如果时钟和数据的速率比是1:1并且速率不高,可以考虑
    的头像 发表于 06-18 11:35 4267次阅读
    LVDS用法:LVDS RX <b class='flag-5'>时钟</b>选择 LVDS的<b class='flag-5'>PLL</b>的复位信号的处理

    单片机内存和程序大小有什么关系吗?怎么选用不同内存大小的单片机

    单片机内存和程序大小有什么关系吗?怎么选用不同内存大小的单片机?仅从成本考虑吗?
    发表于 05-16 06:03

    stm32定时器时钟可以选择外部的rtc做时钟吗?

    定时器时钟可以选择外部的rtc做时钟,有熟悉的请告知,谢谢
    发表于 04-07 07:16

    cubeMX无法配置PLL2和PLL3,无法选择USB的时钟怎么解决?

    我用H7系列。希望USB时钟PLL3,但是在cubeMX无法配置,是灰色
    发表于 03-28 09:03

    FH8A1‍8A是一种io型,完全静态,基于otp的控制器8位MCU单片机

    优势。 此外,FH8A1-8A单片机还具备完全静态的特性。这意味着在不需要外部时钟信号的情况下,单片机可以保持低功耗的休眠状态。当外部事件触发时,
    发表于 03-25 17:32

    使用STM32H743-ADC设置PLL2为时钟为什么开启不了?

    ,发现能采集到数据: 然后下载到同样为STM32H743IIT6的另外一个开发版时却发现采集到的数据为0。这是为什么呀? 这个开发板类似最小核心开发板了,可是我却开启不了PLL2作为它的ADC时钟
    发表于 03-12 08:30

    分频、倍频与PLL电路在电路设计中的应用

    分频的过程涉及到将一个高频信号转换成频率更低的信号。例如,如果原始信号的频率是F,经过2分频后,新信号的频率将是F/2。
    的头像 发表于 02-17 15:36 1788次阅读
    <b class='flag-5'>分频</b>、倍频与<b class='flag-5'>PLL</b>电路在电路设计中的应用