为什么单片机内置时钟源不经过pll也可以分频?
单片机内置时钟源不经过PLL也可以实现分频,原因在于单片机内置时钟源自带分频器,可以通过软件设置分频系数来控制内部时钟频率。
在单片机内部,通常会集成一个晶振或者振荡器作为时钟源,该时钟源会被一个精密的计数器控制,并使用内部或者外部的分频器将计数器的输出频率降低到所需的频率水平。这种内置分频器通常可以不依赖于PLL,就可以实现分频工作。
在单片机内部的时钟源中,一般会采用分频器来控制时钟频率。分频器就是将时钟频率按一个固定的比例进行除法运算,得到所需的时钟频率。分频因子可以通过设定某个寄存器的值来实现。
比如,对于一个24 MHz的时钟源,我们希望得到1 MHz的时钟,就可以使用一个24分频器来进行分频,使得输出频率降低到1 MHz的水平。对于一些高速设备,可以通过连接多个分频器来得到更低频率的输出。
总的来说,单片机内置时钟源可以通过内部分频器实现分频,不需要自带PLL。这种技术可以帮助开发人员在一定程度上简化硬件设计,降低成本,提高可靠性。同时,还可以通过软件简单地控制分频比例,适应不同的应用场景和需求。
-
单片机
+关注
关注
6044文章
44632浏览量
639390 -
pll
+关注
关注
6文章
781浏览量
135364 -
计数器
+关注
关注
32文章
2276浏览量
95106 -
时钟源
+关注
关注
0文章
93浏览量
16049
发布评论请先 登录
相关推荐
PGA870可否不经过电容,直接连接至输入端口?
CDC906可编程3-PLL时钟合成器/乘法器/分频器数据表
![CDC906可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PLL1705/PLL1706双通道PLL多时钟发生器数据表
![<b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706双通道<b class='flag-5'>PLL</b>多<b class='flag-5'>时钟</b>发生器数据表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
CDCE706可编程3-PLL时钟合成器/乘法器/分频器数据表
![CDCE706可编程3-<b class='flag-5'>PLL</b><b class='flag-5'>时钟</b>合成器/乘法器/<b class='flag-5'>分频</b>器数据表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
紫光同创——PLL IP 的使用(Logos2)
基于51单片机数字时钟闹钟设计
基于51单片机时钟温度显示设计
LVDS用法:LVDS RX 时钟选择 LVDS的PLL的复位信号的处理
![LVDS用法:LVDS RX <b class='flag-5'>时钟</b>选择 LVDS的<b class='flag-5'>PLL</b>的复位信号的处理](https://file1.elecfans.com/web2/M00/EF/BF/wKgZomZxAIWAPfqKAAA8YYAA2ws701.png)
评论