”=“阻塞赋值与”<=“非阻塞赋值是verilog语言中的两种不同的赋值方式,下面将对两种赋值方式进行比较。方便进行理解和使用。
阻塞赋值:=阻塞赋值为执行完一条赋值语句之后再执行下一条,可以理解为顺序执行,而且赋值是立即执行;
非阻塞赋值:<=可以理解为并行执行,不考虑顺序,在always块语句执行完成之后才进行赋值。
下面提供一段黑金官方的仿真程序,各位可以自行进行仿真对比:
(源程序)
module top (din , a , b , c , clk) ;
input din ;
input clk ;
output reg a, b, c;
always @ (posedge clk)
begin
a = din ;
b = a ;
c = b ;
end
endmodule
(激励文件)
`timescale 1ns / 1ns
module top_tb () ;
reg din ;
reg clk ;
wire a, b, c ;
initial
begin
din = 0 ;
clk = 0 ;
forever
begin
#({$random}%100)
din = ~din ;
end
end
always #10 clk = ~clk ;
top
t0 (.din(din) , .a(a) , b(b) , .c(c) , .clk(clk)) ;
endmodule
同时也可以通过RTL图的不同来发现两者的区别:
注意 :一般情况下,在时序逻辑电路中使用非阻塞赋值,可以避免仿真时出现竞争冒险现象;在组合逻辑中使用阻塞赋值,执行赋值语句之后立即改变;在assign语句中必须使用阻塞赋值。
审核编辑:汤梓红
-
RTL
+关注
关注
1文章
385浏览量
59764 -
时序逻辑电路
+关注
关注
2文章
94浏览量
16538 -
阻塞赋值
+关注
关注
0文章
9浏览量
9157 -
非阻塞赋值
+关注
关注
0文章
10浏览量
9999
发布评论请先 登录
相关推荐
评论