如何满足PCB叠层需求

在PCB设计业务中，与制造商和供应商沟通需求是首要任务。由于未提供正确的信息、未列出足够的信息或未提供任何信息，我们的请求有时会丢失上下文。尽管经验丰富的PCB设计师可以采取措施指定其希望在PCB叠层中看到的所有元素，但最终制造商将处理该决定，以努力在可用材料与加工能力和产量之间取得平衡。

叠层描述的不仅仅是PCB的基本结构;叠层中内置了许多其他设计考虑因素，这些因素由您的核心材料和介电材料的材料特性定义。为确保您的设计与制造商的能力、材料库存和阻抗要求兼容，设计人员必须确保明确定义其叠层要求。如果您在最初创建设计时遵循我的建议，并且您最初向您的制造商询问其可用叠层，那么您将处于良好状态。如果您围绕该层堆叠进行设计，则与您的制作商合作会容易得多。

如果您手握现有的设计，并且需要在任何地方使用兼容的材料集进行生产，该怎么办?如何降低收到的电路板不符合要求的风险?这就是我们将在本文中讨论的内容。如果遵循其中的一些技巧，您将是在与制造一起设计，而不仅仅是为制造而设计。

确保指定PCB层堆叠需求

正如我上面提到的，在设计的初始迭代中，通常情况下您可以获得标准叠层并在您的设计中使用它。这是设计原型并投入生产的最快方法。另一种选择是至少使用您选择的材料设计您自己的叠层，然后与制造厂进行质量验证。他们会告诉您是否可以生产，您可以决定如何从该步骤继续(重新设计叠层，或将其发送到其他地方)。

在设计已经完成时，情况有点不同。如果进行设计生产，您必须确保裸板制造商能够达到多种规格，包括：

层特性——这包括层厚度、铜重量、铜箔类型(反向处理、电沉积、压延铜、添加剂等)以及层压板结构/编织样式。

介电和阻抗要求——如果有需要达到的阻抗规范(信号和电源)，您需要指定层中的介电常数以及层厚度和铜。

允许的替换和公差——制造商可以看到您允许他们修改的内容，以确保设计可以在任何地方可靠地生产。

我们不经常谈论第3点，而是将DFM的重点作为第1点和第2点的一部分。如果您可以考虑到第3点中PCB层堆叠所需的可能更改，则可以消除收到不符合规格的电路板的风险。

为确保满足您的PCB叠层需求，您可以使用一份重要文档以指定您的电路板要求：PCB制造图。您需要同时使用叠层图和制造说明，将PCB层堆叠要求传达给制造商。

从PCB层堆叠图或表格开始

在制造图中，您可以立即使用层堆叠图指定堆叠的大部分要求。如果您希望为制造厂提供电路板的基本要求，这是最简单的方法。下面的示例是一个4层板的设计，可用于高速PCB、电源调节器模块、微控制器板或其他通用板。

制造图中的PCB层堆叠图示例，这是在Draftsman中创建的

从这张图纸中，我们已经可以看到制造厂需要满足的几个重要规格：

层厚和层数

每层的铜重量

特定材料集(此处为ITEQ IT-180BS/IT-180C)

与每层匹配的Gerber文件扩展名

有时，当我收到客户的需求清单时，这些要点会被编译成一个叠层文档。将设计输出提交给制造商时，可以将叠层文件或其他要求文件作为文件包的一部分，但此信息也应反映在制造图纸中。最好的方法是使用如上所示的叠层图。

阻抗和介电特性如何?如果您在设计时考虑了特定的材料集，尽管这些内容可以包含在您的PCB层堆叠图中，您也无需明确列出。为确保制造厂在设计中考虑到这些公差，您必须指定可接受的迹线宽度和层厚公差。

叠层和迹线宽度的公差

为了确保达到介电常数目标、热/化学特性目标或阻抗目标(假设您已指定)，有三种方法可以在设计中继续：

在进行任何设计工作之前，请让制造厂批准您的叠层。如果他们批准，请确保他们根据受控阻抗数据，为您的阻抗值指定迹线宽度。如果您围绕此迹线宽度和层堆叠进行设计，那么您就会知道您在制造图中提供的规格将产生所需的电气行为。

为将在PCB叠层中使用的任何兼容材料指定IPC条纹板一致性。您需要知道初始材料选择所需的条纹板。

允许制造商根据需要调整迹线宽度，以适应PCB叠层中使用的任何材料互换。您无需指定特定的条纹板或材料名称，尽管您可以在制造说明中随意这样做。

选项#1可确保您的电路板准确无误，但仅限于仅提供特定材料集的制造商。选项#2和#3更为通用，它们试图覆盖所有情况，但您可能必须请求在制造过程中实施阻抗控制测试。在制作说明中实施选项#2很简单。下图显示了一个制造注释示例，清楚地说明了您的材料集必须符合哪个条纹板(注释16.C，以红色标出)。请注意，即使不需要阻抗控制，也可以采用这种方法。

本制造说明规定了条纹板的一致性，以便制造商仅使用兼容的材料集进行替换

在选项#3中，您的制造厂可能需要稍微调整这些规格。您需要在制造注释中指定层厚度和迹线宽度的允许公差。下面的例子显示了如何将其指定为制造厂的允许公差。红色框定义了设计中最初提供给制造厂的标称阻抗目标。蓝色框规定了轨迹宽度和层厚度的允许公差。

这两个制造说明允许制造商调整迹线或层的几何形状，以便可以在注释18.A中指定的公差范围内达到阻抗目标

通过这样做，您考虑到了这样一个事实，即制造厂使用的材料可能具有与您在设计中使用的材料不同的介电常数。因为他们并不总是能够达到要求的介电常数，所以他们将不得不调整迹线以补偿任何导致阻抗超出注释18.A中定义的规格的主要差异。当您准备好编译PCB设计文档并将制造文件包发送到生产环境时，请使用Altium Designer包含的Draftsman软件包中的自动绘图工具。准备好向制造商发布您的制造数据后，您就可以通过Altium 365平台轻松共享和协作您的设计了。您可以在一个软件包中找到设计和生产高级电子产品所需的一切。

审核编辑：彭菁