0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用IAR IDE仿真RL78内置硬件乘法器和除法器注意事项

jf_pJlTbmA9 来源:瑞萨MCU小百科 作者:瑞萨MCU小百科 2023-10-30 17:04 次阅读

1、IAR IDE

IAR一直是Renesas强有力的合作伙伴,IAR IDE支持Renesas全系列MCU的开发和调试。IAR Embedded Workbench是一个完整的开发工具链,在易于使用的集成开发环境中提供了强大的代码优化和全面的调试功能。

2、Renesas RL78系列MCU

Renesas RL78系列MCU是Renesas 16-bit低功耗产品线,专为超低功耗设计,可以为客户提供以较低的成本建立高集成度和高效节能的应用平台。

RL78系列MCU有三大主要特点:

1)低功耗:最低46uA/MHz

2)可扩展性:1KB~512KB Flash

3)高效:最高1.39DMIPS/MHz

此外,RL78系列MCU具有超级全面的产品线,同时也在不断地推进新产品的开发,以满足客户未来的产品升级需求。

3、使用IAR IDE仿真RL78内置硬件乘法器 除法器注意事项

在使用IAR IDE进行RL78系列MCU仿真调试时,可执行硬件仿真或软件仿真(Simulator),但是,如果需要应用硬件乘法器/除法器,则必须使用硬件仿真,不能使用软件仿真(Simulator),软件仿真(Simulator)不支持MCU内部的硬件乘法器/除法器。

当执行硬件仿真时,如果不勾选“Disable Hardware Multiplier/Divider Unit”:

wKgZomUD4n2AMOoeAAGYGHwx04Y282.png

对应的乘法操作会调用函数HWMUL_32_32_32,(HWMUL_32_32_32存在于工具自动生成的文件LibReplacement.s中,当不勾选“Disable Hardware Multiplier/Divider Unit”时,会自动在Output文件夹生成LibReplacement.s文件),例如:

wKgaomUD4oGARRg2AABXsYe3flc205.png

在程序中可以看到:

wKgZomUD4oKAX9OmAAGdJvixOoA605.png
wKgaomUD4oSATvLUAAGmRgJI588238.png

当勾选“Disable Hardware Multiplier/Divider Unit”时,编译器会选择对应的软件乘法库函数L_MUL_L03来实现乘法操作:

wKgZomUD4oWABJorAAHGt78S_7M159.png

需要注意的是,软件乘法库函数L_MUL_L03相对于HWMUL_32_32_32函数会需要更多的资源及运行时间。

来源:瑞萨MCU小百科

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • mcu
    mcu
    +关注

    关注

    146

    文章

    17123

    浏览量

    350973
  • 仿真
    +关注

    关注

    50

    文章

    4070

    浏览量

    133551
  • IAR
    IAR
    +关注

    关注

    5

    文章

    350

    浏览量

    36664
  • IDE
    IDE
    +关注

    关注

    0

    文章

    338

    浏览量

    46736
  • 除法器
    +关注

    关注

    2

    文章

    14

    浏览量

    13889
收藏 人收藏

    评论

    相关推荐

    硬件乘法器

    求浮点数乘除计算程序,求用硬件乘法器计算浮点数的程序
    发表于 11-03 22:32

    硬件乘法器的相关资料分享

    一,乘法器硬件乘法器是一个通过内部总线与 CPU 相连的 16 位外围模块。MSP430 单片机可以在部改变 CPU 结构和指令的情况下增加功能,这种结构特别适用于对运算速度要求很严格的情况。
    发表于 12-09 07:05

    硬件乘法器是怎么实现的?

    硬件乘法器是怎么实现的
    发表于 09-22 06:53

    并行除法器 ,并行除法器结构原理是什么?

    并行除法器 ,并行除法器结构原理是什么?   1.可控加法/减法(CAS)单元    和阵列乘法器非常相似,阵列式除法器也是一种并行运算部件,采用大规模集成
    发表于 04-13 10:46 1.6w次阅读

    乘法器的基本概念

    乘法器的基本概念 乘法器是一种完成两个互不相关的模拟信号相乘作用的电子器件。理想乘法器的输出特性方程可由下式表示: UO
    发表于 05-18 14:03 1.4w次阅读
    <b class='flag-5'>乘法器</b>的基本概念

    1/4平方乘法器

    1/4平方乘法器 这种乘法器是根据数学关系设计而成的,因此称为1/4平方乘法电路,或称1/4平方乘法器。其
    发表于 05-18 14:08 1981次阅读
    1/4平方<b class='flag-5'>乘法器</b>

    变跨导乘法器

    变跨导乘法器 这种乘法器现在已经成为一种工业上的标准方法,是应用极为广泛的优质乘法器
    发表于 05-18 16:00 1249次阅读

    进位保留Barrett模乘法器设计

    乘法器,求模运算部分利用Barrett约减运算,用硬件描述语言进行FPGA设计与实现,避免了除法运算。对于192位的操作数,完成Barrett模乘需要约186个时钟周期,计算速率可以达到269.17 Mb/s。
    发表于 11-08 15:18 32次下载
    进位保留Barrett模<b class='flag-5'>乘法器</b>设计

    硬件乘法器是什么?

    硬件乘法器是现代计算机中必不可少的一部分,其基础是加法器结构。
    的头像 发表于 05-11 10:52 8850次阅读

    使用verilogHDL实现乘法器

    本文在设计实现乘法器时,采用了4-2和5-2混合压缩器对部分积进行压缩,减少了乘法器的延时和资源占 用率;经XilinxISE和QuartusII两种集成开发环境下的综合仿真测试,与用
    发表于 12-19 13:30 1.1w次阅读
    使用verilogHDL实现<b class='flag-5'>乘法器</b>

    乘法器原理_乘法器的作用

    乘法器(multiplier)是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘,它是由更基本的加法器组成的。乘法器可以通过使用一系列计算机算数技术来实现。乘法器
    发表于 02-18 15:08 2.6w次阅读
    <b class='flag-5'>乘法器</b>原理_<b class='flag-5'>乘法器</b>的作用

    AD533:低成本乘法器除法器、平方器、平方器、根过时数据表

    AD533:低成本乘法器除法器、平方器、平方器、根过时数据表
    发表于 04-30 21:05 3次下载
    AD533:低成本<b class='flag-5'>乘法器</b>、<b class='flag-5'>除法器</b>、平方器、平方器、根过时数据表

    AD533:低成本乘法器除法器、平方器、平方根过时数据表

    AD533:低成本乘法器除法器、平方器、平方根过时数据表
    发表于 05-07 10:50 20次下载
    AD533:低成本<b class='flag-5'>乘法器</b>、<b class='flag-5'>除法器</b>、平方器、平方根过时数据表

    AD734:10 MHz四象限乘法器/除法器数据表

    AD734:10 MHz四象限乘法器/除法器数据表
    发表于 05-15 10:18 12次下载
    AD734:10 MHz四象限<b class='flag-5'>乘法器</b>/<b class='flag-5'>除法器</b>数据表

    简化合成器的有源乘法器除法器

    简化合成器的有源乘法器除法器
    发表于 05-16 17:15 9次下载
    简化合成器的有源<b class='flag-5'>乘法器</b>和<b class='flag-5'>除法器</b>