0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

深入 Cortex‐M3 的 Faults异常

jf_pJlTbmA9 来源:strongerHuang 作者:strongerHuang 2023-10-26 16:57 次阅读

有许多朋友在学习,或者开发STM32时都遇到过HardFault_Handler的情况。

那么,又有多少人认真去分析过Fault这类异常中断呢?

下面结合STM32F1(Cortex‐M3内核)来给大家讲述一下这些异常中断的内容。

1、Cortex‐M3异常

说起Fault,我们就要说一下Cortex‐M3的异常。

Cortex‐M3 在内核上搭载了一个异常响应系统, 支持为数众多的系统异常和外部中断。

CM3部分异常列表:

wKgaomUD62KAKMaUAAXH-xwCYp4794.jpg

这些异常中断的优先级,有些却是固定的,有些是可以通过软件来配置,如UART发送中断、DMA中断等。

相信大家看到这个列表不会陌生,因为在STM32的启动代码,中断代码中都会看到这些异常。

比如在stm32f10x_it.c文件中,就能看到HardFault_Handler这类Fault异常。

wKgaomUD62SAAkDSAAGPyYwDWFQ381.jpg

向量表

当发生了异常并且要响应它时, CM3 需要定位其处理例程的入口地址。这些入口地址存储在“(异常)向量表”中。而我们的中断函数就对应有一个入口地址。

2、Fault错误异常

在Cortex‐M3中的Fault这种错误异常有:

BusFault总线错误

MemManageFault存储器管理错误

UsageFault用法错误

HardFault硬错误

1)BusFault总线错误

当 AHB 接口上正在传送数据时,如果回复了一个错误信号,则会产生总线错误。

产生的场合可以是:

取指,通常被称作“预取流产”(prefetch abort)

数据读/写,通常被称作“数据流产”(data abort)

执行如下动作可以触发总线异常:

中断处理起始阶段的堆栈 PUSH 动作。称为“入栈错误”

中断处理收尾阶段的堆栈 POP 动作。称为“出栈错误”

处理器启动中断处理序列(sequence)后的向量读取时。这是一种罕见的特殊情况,被归类为硬错误。

总线错误诱因:

企图访问无效的存储器 region。常见于访问的地址没有相对应的存储器。

设备还没有作好传送数据的准备。比如,在尚未初始化 SDRAM 控制器的时候试图访问 SDRAM。

在企图启动一次数据传送时,传送的尺寸不能为目标设备所支持。例如,某设备只接受字型数据,却试图送给它字节型数据。

因为某些原因,设备不能接受数据传送。例如,某些设备只有在特权级下才允许访问,可当前却是用户级。

2)MemManageFault存储器管理错误

存储器管理错误多与MPU(内存保护单元)有关,其诱因常常是某次访问触犯了MPU设置的保护策略。

常见诱因:

访问了 MPU 设置区域覆盖范围之外的地址

往只读 region 写数据

用户级下访问了只允许在特权级下访问的地址

在CM3手册中有这样一段话:

在 MemManage fault 发生后,如果其服务例程是使能的,则执行服务例程。如果同时还发生了其它高优先级异常,则优先处理这些高优先级的异常, MemManage 异常被悬起。

如果此时处理器已经在处理同级或高优先级异常,或者 MemManage fault 服务例程被除能,则和总线 fault 一样:上访成硬 fault,最终执行的是硬 fault 的服务例程。

当我们程序内存访问越界,我们会发现,程序会进入HardFault_Handler中断服务程序。可以结合上面那一段话理解一下。

3)UsageFault用法错误

用法错误发生的诱因:

执行了未定义的指令

执行了协处理器指令(Cortex‐M3 不支持协处理器,但是可以通过 fault 异常机制来使用软件模拟协处理器的功能,从而可以方便地在其它 Cortex 处理器间移植)

尝试进入 ARM 状态(因为 CM3 不支持 ARM 状态,所以用法 fault 会在切换时产生。软件可以利用此机制来测试某处理器是否支持 ARM 状态)

无效的中断返回(LR 中包含了无效/错误的值)

使用多重加载/存储指令时,地址没有对齐。另外,通过设置 NVIC 的对应控制位,可以在下列场合下也产生用法 fault:

除数为零

任何未对齐的访问

4)HardFault硬错误

HardFault硬错误是上面说的三种错误“上访”的结果。如果这些fault错误的服务例程无法执行,它们就会成为“硬伤”——上访(escalation)成HardFault硬错误。

在NVIC 中有一个HardFault硬错误状态寄存器(HFSR),它指出产生HardFault硬错误的原因。

状态寄存器(HFSR):

wKgZomUD62eABg0OAAOEOsCU1k8873.jpg

3、如何应对Fault错误异常

在软件开发过程中,我们可以根据各种 fault错误 状态寄存器的值来判定程序错误,并且改正它们。下面给出了各种 faults 的常见诱因,以及应对攻略。

MemManage fault 状态寄存器提供的讯息:

wKgZomUD62mAPSDwAAM8DVZWJ2w085.jpg

总线 fault 状态寄存器提供的讯息:

wKgaomUD62qAPNXxAAKnmahLJlE842.jpg

用法 fault 状态寄存器提供的讯息:

wKgaomUD62yAS4L3AADa1H0PGZI059.jpg

wKgZomUD62-Aa-qmAAUFc2roSjU927.jpg

硬 fault 状态寄存器提供的讯息:

wKgaomUD63CAJHiSAAKS3d148AQ557.jpg

常见应对Fault错误的方法:

1.恢复:在一些场合下,还是有希望解决产生 fault 的问题的。例如,如果程序尝试访问了协处理器,可以通过一个协处理器的软件模拟器来解决此问题——当然是以牺牲性能为代价的,要不然还要硬件加速干啥。

2.中止相关任务:如果系统运行了一个 RTOS,则相关的任务可以被终结或者重新开始。

3.复位:这也是最后一招。通过设置 NVIC“应用程序中断及复位控制寄存器”中的VECTRESET 位,将只复位处理器内核而不复位其它片上设施。取决于芯片的复位设计,有些CM3 芯片可以使用该寄存器的 SYSRESETREQ 位来复位。这种只限于内核中的复位不会复位其它系统部件。

当然,说了这么多,我们还是要从根源出发,平时保持良好的编程习惯,以及遵循必要的编程规范。

来源:strongerHuang
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18599

    浏览量

    224440
  • STM32
    +关注

    关注

    2249

    文章

    10725

    浏览量

    350297
  • Cortex
    +关注

    关注

    2

    文章

    195

    浏览量

    45997
收藏 人收藏

    评论

    相关推荐

    GD32F103xxArm®Cortex®-M3 32位MCU芯片手册

    电子发烧友网站提供《GD32F103xxArm®Cortex®-M3 32位MCU芯片手册.pdf》资料免费下载
    发表于 05-22 14:13 3次下载

    STM32 Cortex M3内核的3种低功耗模式,睡眠、停机和待机,在M0内核也适用吗?

    M3内核的3种低功耗模式,睡眠、停机和待机,在M0内核也适用吗
    发表于 05-16 06:56

    请问stm32的cortex-m0怎么样?

    为什么都说STM32专业做M3 ,M4,M0要找芯唐和NXP,难道因为ST的CORTEX-M0芯片不稳定还是有其他问题?
    发表于 05-15 06:31

    请问cortex-M7核单片机主要应用在哪些领域?

    看到st和nxp的M7核单片机,动不动几百兆的主频,有的还要外置DDR,还有的成本低于1刀。想知道这些单片机的目标应用场合是哪些? 单片机发展,从51过渡到cortex m3,现在又要从cor
    发表于 04-17 07:49

    芝识课堂【TX03微控制器】—强大的Arm® Cortex®-M3内核(上)

    单元,要应用好TX03系列MCU必须要先了解该系列所基于的Arm Cortex -M3内核。本期内容开始,芝子将向大家介绍Arm Cortex -M3内核的特点和各基本单元。 东芝的T
    的头像 发表于 11-28 17:45 464次阅读
    芝识课堂【TX03微控制器】—强大的Arm® <b class='flag-5'>Cortex</b>®-<b class='flag-5'>M3</b>内核(上)

    基于Cortex M3的音频播放器的设计

    电子发烧友网站提供《基于Cortex M3的音频播放器的设计.pdf》资料免费下载
    发表于 11-07 08:31 0次下载
    基于<b class='flag-5'>Cortex</b> <b class='flag-5'>M3</b>的音频播放器的设计

    使用M3内核MCU的库和AT Pack造成hardfault的解决方案

    使用M3内核MCU的库和AT Pack造成hardfault使用其他M3 内核MCU 的库,AT32 的pack 文件,程序会进入hardfault?
    发表于 10-23 07:00

    M3内核都支持IAP升级吗?

    M3内核都支持IAP升级吗
    发表于 10-16 07:20

    ARM Cortex-M3定义指南

    的用户的推动下,一般应用程序的复杂性正在增加接口、多媒体需求、系统速度和功能融合。 ARM Cortex-M3处理器,Cortex第一代处理器发布ARM在2006年推出的微处理器主要是针对32位
    发表于 10-11 06:08

    STM32 Cortex-M4与M3介绍

    Cortex-M4有一组专门用于FPU单元的单精度浮点运算指令。这部分指令都是用V-开头的汇编指令,仅在FPU功能被使能时使用。 FPU怎么用 芯片复位后FPU默认是关闭的。需要在CPACR寄存器中设置打开(将
    发表于 09-12 07:09

    Cortex™-M3处理器介绍

    本实验的目的是向您介绍意法半导体Cortex™-M3处理器,该处理器使用ARM®KEIL™MDK工具包,具有集成开发环境μ®。 我们将在Keil MCBSTM32C评估板上使用串行线查看器(SWV
    发表于 09-04 08:01

    Cortex-M4(F)延迟堆叠和上下文切换应用说明

    Cortex-M4处理器基于ARMv7E-M架构,与Cortex-M3类似。 它有一个用于一般数据处理的整数寄存器组,这与ARM Cortex-M3中的相同,以及一个基于堆栈的
    发表于 08-29 06:34

    Cortex™-M3设备通用用户指南

    Cortex-M3处理器是专为微控制器市场设计的高性能32位处理器。 它为开发人员提供了显著的好处,包括: ·卓越的处理性能与快速中断处理相结合·通过广泛的断点和跟踪功能增强系统调试·高效的处理器
    发表于 08-23 07:33

    Arm Cortex-M3 DesignStart™ FPGA Xilinx版用户指南

    Cortex-M3 DesignStart™现场可编程门阵列-Xilinx版封装提供了一种在Xilinx Vivado设计环境中使用Cortex-M3处理器的简单方法。 Cortex-M3处理器专为
    发表于 08-12 07:02

    如何在Cortex-M处理器中实现的Armv8-M异常模型

    本指南介绍在Cortex-M处理器中实现的Armv8-M异常模型。本指南还提供了示例,以帮助解释其介绍的概念。 Arm架构分为多个配置文件,针对不同细分市场的需求。微控制器配置文件或“M
    发表于 08-02 13:14