如何在PCB板设计中，增强电磁兼容性？

电磁兼容性（EMC，即Electromagnetic Compatibility）是指设备或系统，在其电磁环境中符合要求运行，并不对其环境中的其它设备产生无法忍受的电磁骚扰的能力。

PCB产品设计过程中需要重点考虑EMC，通常70%以上的EMC问题都来自于板级的设计。如果时钟信号没有做好屏蔽，相对应的频点或是倍频之后的频点就可能成为辐射点；信号没有完整可靠的参考平面，传输过程中就会产生反射，进而影响测试结果；对于模拟电路或是高频电路区域没有进行屏蔽，也会对EMI（电磁干扰 Electro Magnetic Interference）测试的结果产生很大影响。

EMC工程师常用的三个主要措施：屏蔽，接地，滤波，适当的匹配和端接也会产生不错的效果。

下面我们从PCB设计过程中的四个阶段，来分析和改善板卡的EMC设计。

PCB叠层及阻抗设计

随着信号频率的不断提高，设计中对板卡的叠层和所选择的材料要求也越来越高。

信号传输过程中不可避免的会产生损耗，频率越高损耗越严重，所以基材的选择也是EMC设计的重要部分。目前市场上通常使用的都是FR4板材，基材分为覆铜板（Core芯板）和半固化片（PP），PCB就是通过不同的Core和PP进行压合而成。

选择板材时需要关注的特性参数如下，其中高频板材的介电常数和介质损耗越低，板卡上的信号完整性越好，进而可以获得更好的EMC性能：

玻璃化转变温度（Tg）, HTG>=150度。

基材的热分解温度（Td）, Td>=330度。

介质常数（Dk），高频板信号设计和仿真必须考虑。

介质损耗因素（Df），高频板信号设计和仿真必须考虑。

首先，高速板卡硬件设计时不建议PCB采用两层板设计，因为两层板很难进行阻抗控制。如需满足常用的单端50ohm和差分100ohm阻抗，线宽和间距上都会占用很大的空间，信号布线时要有伴地线才能做到阻抗控制，具体的阻抗值可参考下图一所示。

图一：两层板阻抗设计

两层板没有完整的地平面来做参考层面，信号的回流路径长，会影响信号传输的质量。

所以建议至少采用四层板电路设计，才能获得更好的EMC效果。通常的叠构包括四层：
Top/Ground/Power/Bottom，Top层是主要器件的布局层，Ground可以为Top层的器件提供完整的参考平面，Bottom层尽量减少信号的布线，更多的提供电源的布线。

如果板卡的电源相对较少，Power层也可以做Ground来为Bottom层提供完整的参考层面。

常用的四层板叠层如图二所示，阻抗如图三和图四所示：

图二：四层板叠层设计

图三：四层板单端50欧姆阻抗设计

图四：四层板差分100欧姆阻抗设计

其次，关于高频PCB应用的基材选择时，介质常数Dk和介质损耗因素Df是两个重要的参数（如图五所示），还有玻璃化转变温度Tg和基材的热分解温度Td，这些参数都会对板卡的EMC测试产生很大的影响。

基材的选择既要保证信号质量，同时也要考虑生产成本，最大程度上保证PCB的设计质量。国内常用的板材有：Tu768，S1170等。

图五：基材的Dk和Df参考

常用的叠层设计规则如下：

1）至少有一个连续完整的地平面控制阻抗和信号质量；

2）电源和地平面靠近放置，这样可以减少电源对地阻抗，进而降低电源噪声对信号完整性的影响；

3）叠层尽量避免两个信号层相邻，如果相邻加大两个信号层的间距；

4）避免两个电源平面相邻，特别是由于信号层铺电源而导致的电源平面相邻；

5）叠层能做到对阻抗的有效控制，满足通用的单端50ohm和差分100ohm阻抗要求，及其他一些常规的阻抗需求，USB 90ohm阻抗；

6）两个外层（Top和Bottom）尽可能铺地，特别是板边及敏感器件周围，并且连续增加地孔，避免长距离的无过孔的铜皮；

总之，PCB叠层和阻抗会为板卡的EMC设计提供良好的基础，提供一个最基本的信号框架，在这个框架内需要满足信号及电源完整性的各种质量要求，合理的层叠可以减少板卡本身的EMI辐射，整体上提升板卡的EMC等级。

PCB器件布局设计

集成电路的设计包含模拟电路和数字电路，模拟器件灵敏度高，带宽越大，抗干扰度越差；数字电路取决于噪声容限或噪声抗干扰度。噪声容限即叠加在输入信号上的噪声最大允许值，如下图所示：

板级的EMC滤波设计，需要严格区分不同模块区域，尽量避免模拟和数字电路混合布局，电源模块电路单独空间，接口器件做好防护，时钟和高频信号内层布线，这些都可以减少信号的交叉带来不必要的影响。

通常电路需要遵循以下的一些基本原则：

1）高速、中速、低速电路要分开；DDR, MIPI, Flash等相对独立的高速电路布局要优先考虑，其他普通的GPIO等低速电路避免交叉。

2）强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；若12V电源供电，保证足够的安全距离并且滤波电路靠近输入端。

一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI 滤波器、电感或者共模电感，对于原理图缺失上面任意器件顺延布局；

3）开关电源是否远离ADDA转换器、模拟器件、敏感器件、时钟器件；开关电源布局要紧凑，输入输出要分开；

4）一般对接口信号的保护器件的顺序是：ESD(TVS管)、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面任意器件顺延布局；

5）电平变换芯片（如RS232）是否靠近连接器(如串口)放置, 易受ESD干扰的器件，如NMOS、CMOS器件等，是否已尽量远离易受ESD干扰的区域（如单板的边缘区域）。

6）模拟电路和数字电路要分开布局，可以保证单点接地；电源模块尽量集中摆放，PLL或是LDO电源可靠近负载端减少线路电感。

7）晶体、晶振和时钟分配器与相关的IC器件要尽量靠近；时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚；晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件，晶振尽量远离板边和接口器件。

8）电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚；EMI滤波器要靠近芯片电源的输入口；原则上每个电源管脚一个0.1uF的小电容、一个集成电路一个或多个10uF储能电容，可以根据具体情况进行增减；

9）对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。

PCB信号布线约束设计

结合上述章节的叠层阻抗设计和器件布局为基础，我们已经为信号完整性创建了一个非常稳定的平台，接下来就要考虑如何在信号布线方面来改善并提高EMC设计的效果。

随着频率的上升，信号跳变产生的电磁能量也在增加。如果回路电感很大，就会使得交流信号的感抗很大，信号不仅会在板内传输，同时还会辐射到空间中去。这时就要引入微带线或者带状线，他们可以给信号提供一个低阻抗的传输路径，电磁能量就被控制在了导体之间的介质中。主要原因是信号路径与回流路径靠得更近，这样整个回路的电感就减小了。

由此可知，参考平面对传输线的单位长度有效电感的影响是很大的。

可以想象，在高频条件下，如果信号拥有很好的回流路径，那么它所感受到的回路电感就会很小，信号就会按照人们的意愿从发射端传输到接收端，如果信号感受到的回路电感很大就会产生辐射问题。

通常信号层要有完整的地平面来做为参考平面，保证回流路径最短。

下面总结一些通用的能有效提高EMC效果的规则：

1）关键高速信号线，时钟信号等敏感信号，走线避免跨越参考平面，就是我们通常所说的跨分割，参考平面的改变会对信号电平产生不可预知的跳变。

2）关键信号线走线避免“U”型或“O”型，这样会形成自环路；除非特别需要延时匹配的信号，像DDR，Flash，SD等需要时钟和数据延时匹配，其他的尽量避免人为的增加布线长度。

3）时钟信号线尽量远离板边或是外置接口器件，布线距离越短越好，远离开关电源等干扰器件。晶振下面避免其他容易受影响的信号布线，建议铺地铜皮。

有些远距离的时钟信号，HDMI和USB等高速信号尽量内层布线，间距保证满足3W原则，特殊功能的可以采取伴地线处理，同时每隔200mil左右增加地孔。

4）相同功能的总线要并行走、中间不要夹插其它信号；接收信号和发送信号分开布线，避免平行走线。

5）芯片内部的地管脚避免共用地孔，尽量每个管脚保证一个地孔，特别是DDR高速信号管脚的地，密集的区域可以适当增加地孔。

6）浪涌抑制器件（TVS管、压敏电阻）对应的信号走线是否在表层短且粗（一般10mil以上）；不同接口之间的走线要清晰，不要互相交叉；接口线到所连接的保护和滤波器件要尽量短；接口线必须要经过保护或滤波器件再到信号接收芯片；接口器件的固定孔是否接到保护地，保护地和信号地之间通常保持80mil以上的安全间距；变压器、光耦等前后的地是否分开；

连接到机壳上的定位孔、扳手等没有直接接到信号地上。

7）电源平面针对地平面内缩，保证满足20H原则（H为电源和地平面之间的介质厚度），如果电源数量不多，可以把电源平面也设置成地和电源的混合平面。

8）电源部分若有AC220V的，信号或是铜皮的安全间距要保持300mil以上；DC48V的安全间距要保持在80mil以上，DC12V需要30mil以上，这些安全间距的对象包括走线，铜皮，过孔，焊盘等所有相关因素。

9）时钟或是其他容易产生EMI的信号，尽量避免采用插装件的管脚或测试点，需要预留测试点的选择表贴焊盘。换层过孔比较密集的区域建议增加滤波电容。DDR时钟信号和DQS尽量内层布线，注意匹配电阻和端接电路的位置。

10）高频电流环路面积S越大，EMI辐射越严重。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。布线时就要减少非必要的绕线或缩短连线，减少高频电流回路面积。

11）环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之一，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。

PCB包地设计规则

谈到EMC设计就不可避免的要提到“地”，在PCB设计中有很多不同的概念，如数字地、模拟地、信号地、机壳地、电源地、防雷地、共模地、安全地、参考地、大地、RF地、静电地、防护地、单点地以及多点地等等。所有以电压电平为工作特性的电气设备都需要有参考，而这个参考绝大多数情况下是0V，最后大家约定俗成的把这个0V参考叫成了“地”。

对于一个3.3V的数字信号，这个3.3V电平就是相对于0V参考而言的。

对于一般的数字信号，用参考的说法其实也是更准确的，信号通过这个参考来达到回流的目的。关于回流，并不只有“地”才可以回流，实际上一切皆可回流，包括地、电源以及旁边的信号。但是通常PCB设计中都会有一个完整的地平面来提供参考平面。
下面整理了一些关于PCB地设计的常用规则：

1）器件贴片层（Top）的相邻层建议保证完整的地平面，为芯片提供短而有效的回流路径，芯片的地管脚可以直接通过过孔连接到地平面，对后续EMC测试起到非常重要的作用。

2）电源平面的相邻层也要有完整的地平面，降低电源对地阻抗，可以有效的抑制电源噪声对其他信号的影响，提高EMC效果。

3）时钟信号在空间允许的情况下，可以采用包地处理，地线上均匀地增加地孔，这样可以有效抑制时钟信号的平行辐射。特别是远距离的布线，输入和输出端或是信号换层处都要增加地孔或是滤波电容。

4）ACDC和DCDC电源的输入地和输出地要尽量分开，避免输入的噪声耦合到板内的电源或地上面。对于48V和12V电源，要尽量增加地的铜皮面积，最好大于相应的电源面积。

5）电源平面在满足过流的前提下，板卡周围尽可能增加地平面，这们也可以抑制电源噪声的平行辐射。

6）各个IO接口的外壳地尽量和板内的信号地通过电感或是磁珠隔离，模拟器件的地与数字地采用单点接地，相应的电源或地平面也要做分配。模拟信号与数字信号的布线保持足够的安全距离。

7）高速信号板通常是多层板，都会有完整的地参考平面。信号线包地的主要目的是减少信号间的串扰。包地线是位于攻击线和被攻击线之间的隔离线，它可以有效的减少信号之间的电容，插入屏蔽地线后信号与地耦合，不在与邻近线耦合，使线间串扰大大降低。

另外包地线不仅仅只是屏蔽了电场，信号线上的电流也在包地线上产生了方向相反的感应电流，包地线上的感应电流产生的磁力线进一步抵消了动态线在静态线位置处所产生的杂散磁力线。如图六：

图六：高速信号线间的包地设计

8）针对两层板的PCB设计，由于缺少完整的参考平面，重要信号的包地就非常重要。包地线的宽度要尽量宽，最好在信号宽度的两倍以上。同时多打过孔，过孔间距小于信号线上信号波长1/5。一方面可以减小信号回路面积，另外防止信号线与其他信号线之间的串扰。

以上我们介绍了板级EMC设计需要注意的几个主要方面，成熟的产品会在整个设计过程中充分考虑EMC的相关影响因素，通过不断地改善来实现最终的产品化。

来源： 恩智浦MCU加油站
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理

审核编辑 黄宇