0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

干货 | 在高速PCB设计时,打孔包地能否解决串扰问题?

温柔WR 来源:温柔WR 作者:温柔WR 2023-10-08 17:39 次阅读

工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰。的确,保护地线有时能够提高信号间的隔离度,但是保护地线并不是总是有效的,有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析,并认真处理。

wKgZomUhcHmARnT5AAH3KSKtfZI454.png

保护地线是指在两个信号线之间插入一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如图所示。有时敏感信号的两侧都放置保护地线。

wKgZomUhcHqASEhYAACXqcwtvWg357.png

要想加入保护地线,首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间,由于拉开了信号线的间距,即使不插入保护地线,也会减小串扰。插入保护地线会有多大的作用?

01低频模拟信号包地

我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。并假设两路信号都是载波频率为30Mhz,带宽为2Mhz的模拟信号。

下图显示了三种情况下的远端串扰情况。当线间距为6mil时,由于两条线紧密耦合,远端串扰较大。把间距增加到18mil,远端串扰明显减小。进一步,在两条线之间加入保护地线,地线两端使用过孔连接到地面,远端串扰进一步减小。

wKgaomUhcHqAasokAAEpyiXBWOQ273.png

对于低频模拟信号之间的隔离,保护地线的确很有用。这也是很多低频板上经常见到的“包地”的原因。但是,如果需要隔离的数字信号,情况会有所不同。

我们分表层微带线和内层带状线两种情况来讨论保护地线对数字信号的隔离效果。以下讨论我没假定PCB走线都是50Ω阻抗控制的。

表层走线

仍然使用上面的表层走线叠层结构,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况,如下图所示,其中耦合段长度为2000mil。

wKgZomUhcHuAAO9_AADS2pP6Hiw788.png

Case1:两条走线间距gap=1w(w=6mil表示线宽);

Case2:两条走线间距gap=3w,仅仅拉大道能够放下一条保护线的间距,但不适用保护线;

Case3:两条线间距gap=3w,中间使用保护地线,并在两端打GND过孔。

下图显示了三种情况下串扰波形,无论是近端串扰还是远端串扰,走线间距从1w增加到3w时,串扰都明显减小。

在此基础上,走线间插入保护地线,串扰如下图中Case 3所示,相比Case 2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。

wKgaomUhcHuAc6BQAAEAgriWtzg405.png

这个例子表明,拉开走线间距是最有效的减小串扰的方法。保护地线如果使用不当,可能反而会恶化串扰。买元器件现货上唯样商城

因此,在使用保护地线时,需要根据实际情况仔细分析。保护地线要想起到应有的隔离作用,需要再地线上添加很多GND过孔,过孔间距应小于1/10λ,如图所示。λ为信号中最高频率成分对应的波长。

wKgZomUhcHyAchT4AAGc-F81t_I345.png

内层走线

对于内层走线,如下图所示:

wKgaomUhcH2AX_XKAABQsy3Bb4o808.png

介电常数为4.5,阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形,入射信号幅度500mv,耦合长度为2000mil,近端串扰如图所示,加入了保护地线,近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线,加入保护地线能够获得更大的隔离度。

wKgZomUhcH2AWRkWAAEhJRrb_8A548.png

对于表层走线来说,使用密集型的GND过孔,对提升隔离效果是有好处的。但是,对于内层走线来说,使用密集型的GND过孔几乎得不到额外的好处,下图对比了GND过孔间距为2000mil(保护地线两端打GND过孔)和GND过孔间距为400mil时的近端串扰情况,串扰量几乎没有变化。

wKgaomUhcH6ATmF1AAERkaRn5lk626.png


间距增加到5w时情况如何?

wKgZomUhcH6AKsR2AAHK38-utD4105.png

当走线间距进一步加大,保护地线仍保持在6mil的线宽时,对于表层走线来说,保护地线的作用减小。在下图中,两条线间距拉到5w时,两种情况下近端串扰和远端串扰量和不使用保护地线情况相当,没有明显改善。

因此,对于表层走线来说,走线间距很大时,中间再加入保护地线,几乎没有什么效果,如果处理不好反而会使串扰恶化。

对于内层走线来说,保护地线仍然会起很大作用。如下图,内层间距为5W,两种情况下近端串扰噪声波形如图。中间加入了保护地线,能明显改善近端串扰。

wKgaomUhcH-AUiW8AAGKnf-swsU599.png

02结论

1)保护地线对低频模拟信号的隔离通常都是有效的。但是在数字信号之间的保护走线并不是那么有用,有时反而会使情况更恶化。


2)对于表层走线,如果保护地线的GDN孔间距很大,可能会使串扰更加严重,必须使用非常密集的GND孔才能起到隔离的效果。


3)对于内层走线,保护地线可以减小近端串扰。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4329

    文章

    23192

    浏览量

    400684
  • 地线
    +关注

    关注

    10

    文章

    220

    浏览量

    26905
  • 串扰
    +关注

    关注

    4

    文章

    189

    浏览量

    27021
收藏 人收藏

    相关推荐

    高速PCB设计EMI防控手册:九大关键步骤详解

    的关注。据统计,几乎60%的EMI问题都可以通过优化高速PCB设计来解决。本文将详细介绍高速PCB设计解决EMI问题的九大规则,帮助工程师们
    的头像 发表于 12-24 10:08 205次阅读

    100M到200M的ADCPCB设计时,要进行严格的阻抗匹配吗?

    100M到200M的ADCPCB设计时,要进行严格的阻抗匹配么
    发表于 12-06 06:50

    精密ADS1263PCB设计时芯片底部需要铺铜接地吗?

    精密ADC ADS1263PCB设计时,芯片底部需要铺铜接地吗?
    发表于 11-28 08:33

    博眼球还是真本事?参考平面不完整信号反而好

    PCB走线的也是除了我们关心的损耗之外信号质量重要的影响因素,的原理以往的文章中已经
    发表于 11-11 17:27

    博眼球还是真本事?参考平面不完整信号反而好

    改善的设计方法据说有两种:很多人知道的方法:信号线之间通过“地”改善……几乎只有高速
    的头像 发表于 11-11 17:26 307次阅读
    博眼球还是真本事?参考平面不完整信号<b class='flag-5'>串</b><b class='flag-5'>扰</b>反而好

    高速PCB设计指南

    如今,可以认为大多数PCB存在某种类型的信号完整性问题的风险,这种问题通常与高速数字设计相关。高速PCB设计和布局专注于创建不易受信号完整性、电源完整性和EMI/EMC问题影响的电路板
    的头像 发表于 10-18 14:06 994次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>指南

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,PCB画板公司,PCB设计公司,迅安通科技公司介绍

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,
    发表于 10-13 15:48

    OPA29U作为电荷放大器,PCB设计时如何设计保护环?

    OPA29U作为电荷放大器,PCB设计时如何设计保护环,如果正想输入端不接地而是接在一个2.5V上是否可以,这种情况下如何设计保护环?
    发表于 09-26 06:41

    高频电路设计中的问题

    高频电路的精密布局中,信号线的近距离平行布线往往成为引发“”现象的潜在因素。,这一术语描述的是未直接相连的信号线间因电磁耦合而产生
    的头像 发表于 09-25 16:04 384次阅读

    信号的介绍

    信号(Crosstalk)是指在信号传输过程中,一条信号线上的信号对相邻信号线产生的干扰,这种干扰是由于电磁场耦合或直接电容、电感耦合引起的。根据耦合类型和位置的不同,信号主要
    的头像 发表于 09-12 08:08 1576次阅读
    信号的<b class='flag-5'>串</b><b class='flag-5'>扰</b>介绍

    高速pcb与普通pcb的区别是什么

    的区别,包括设计原则、材料选择、制造工艺和性能特点等方面。 一、设计原则 1. 信号完整性(Signal Integrity,SI):高速PCB设计需要关注信号完整性,以确保信号传输过程中的稳定性
    的头像 发表于 06-10 17:34 2067次阅读

    FPGA的sata接口设计时需要注意哪些问题

    。 信号完整性 : SATA接口使用差分信号传输,对信号完整性要求较高。PCB设计时,需要注意差分对的阻抗匹配、走线长度和间距等问题,以减少信号衰减、反射和等问题。 电源和散
    发表于 05-27 16:20

    谈谈高速PCB设计中的打孔地与

    工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰。的确,保护地线有时能够提高信号间的隔离度,但是保护地线并不是总是有效的,有时甚至反而会使干扰更加恶化。
    的头像 发表于 05-01 15:10 943次阅读
    谈谈<b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>中的<b class='flag-5'>打孔</b><b class='flag-5'>包</b>地与<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    嵌入式开发中引起的原因是什么?

    电路布线常会有的风险,最后简单说明几个减小串的方法,常见增大走线间距、使两导体的有风险的区域最小化、相邻层走线时传输线互相彼此垂直
    发表于 03-07 09:30 1907次阅读
    嵌入式开发中引起<b class='flag-5'>串</b><b class='flag-5'>扰</b>的原因是什么?

    PCB设计中的是什么意思?如何减少PCB设计中的呢?

    几乎所有电子设备的制造过程都使用焊料,通过焊料将电子元器件与PCB连接起来。以前,通常选用的都是有焊料,但是目前,最受欢迎的应该是无铅焊料。
    的头像 发表于 02-27 17:29 1993次阅读
    <b class='flag-5'>PCB设计</b>中的<b class='flag-5'>串</b><b class='flag-5'>扰</b>是什么意思?如何减少<b class='flag-5'>PCB设计</b>中的<b class='flag-5'>串</b><b class='flag-5'>扰</b>呢?