日前,长电科技CEO郑力出席华美半导体协会(CASPA)2023年年会,与众多全球知名半导体企业高管围绕“赋能AI——半导体如何引领世界未来”共同探讨产业发展机遇与挑战。
郑力就AI芯片电源管理、先进封装驱动AIGC发展等话题阐述了观点。
突破电源管理瓶颈
从大模型AI的爆发,到高密度复杂计算在多个行业的普及,叠加新应用场景的快速涌现,驱动了大算力芯片市场的需求增长。当前,半导体产业链正致力于突破解决算力需求及其背后的瓶颈。
例如,面对AIGC应用中的电源管理挑战,GPU、CPU、HBM和高速DSP等数字芯片开发速度远快于模拟芯片的开发;同时,人工智能芯片、数据中心的功耗需求比几年前增加了数倍。
为此,封装、设计等产业链上下游需要一起从提升功率输送和管理质效、电源管理芯片/模块的面积和集成密度、封装材料创新等方面,通过先进封装技术共同解决这一挑战。
封装创新对AIGC愈发重要
面向CPU、GPU和AI加速器等AIGC的核心芯片,目前业界聚焦小芯片(Chiplet)技术实现微系统集成,而不仅仅是晶体管级的集成,从而搭建算力密度更高且成本更优的高密集计算集群。
一是通过2.5D/3D封装,包括基于再布线层(RDL)转接板、硅转接板或硅桥,以及大尺寸倒装等技术开发人工智能应用,以实现小芯片上更高的密度和微系统内更高的互连速度。
二是从方法论角度来看,通过系统/技术协同优化(STCO)开发小芯片等具有微系统级集成的设备。STCO在系统层面对芯片架构进行分割及再集成,以高性能封装为载体,贯穿设计、晶圆制造、封装和系统应用,以满足更复杂的AIGC应用需求。
三是通过SiP打造更高水平的异构集成,赋予不同类型的芯片和组件(包括无源组件)更大的灵活性。目前,SiP相关技术已应用于射频前端(RFFE)、电源管理、光电合封(CPO)等领域,满足AI等高算力需求。
面向AI、高性能计算,长电科技积极与AI产业链伙伴合作,持续推出创新解决方案,更好地满足市场应用需求。长电科技的Chiplet高性能封装技术平台XDFOI,利用协同设计理念实现了芯片成品集成与测试一体化,目前已实现了稳定量产。长电科技认为,以异构异质、高密度互连为主要特征的高性能封装技术,承载半导体产业的创新方向,将为半导体在人工智能领域的应用提供无限机会。
审核编辑:刘清
-
半导体
+关注
关注
334文章
27294浏览量
218106 -
电源管理
+关注
关注
115文章
6180浏览量
144452 -
晶体管
+关注
关注
77文章
9682浏览量
138084 -
sip封装
+关注
关注
4文章
64浏览量
15512 -
AI芯片
+关注
关注
17文章
1880浏览量
34994
原文标题:长电科技CEO郑力:封装创新为半导体在AI领域应用提供无限机会
文章出处:【微信号:gh_0837f8870e15,微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论