0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

是德科技和Ansys携手为4nm射频FinFET制程打造全新参考流程

actSMTC 来源:是德科技快讯 2023-10-10 18:22 次阅读

新参考流程采用台积电 N4PRF 制程,提供了开放、高效的射频设计解决方案

强大的电磁仿真工具可提升 WiFi-7 系统的性能和功率效率

综合流程可提高设计效率,实现更准确的仿真,从而更快将产品推向市场

2023年10月9日,是德科技(Keysight Technologies,Inc.)、新思科技公司Nasdaq:SNPS)和 Ansys 公司(Nasdaq:ANSS)宣布携手推出面向台积电 N4PRF 制程的新参考流程。

N4PRF 制程是半导体代工企业台积电所拥有的先进 4 纳米(nm)射频(RF)FinFET 制程技术。这个参考流程是以新思科技的定制设计产品系列为基础而构建,提供了完整的射频设计解决方案,以满足客户对开放式射频设计环境以及更高预测准确度和设计效率的需求。

该参考流程为设计人员提供了出色的解决方案选项,并且成功集成了是德科技的射频集成电路(RFIC)设计与交互式电磁(EM)分析工具,以及 Ansys 的 EM 建模和电源完整性签核解决方案。

下一代无线系统将具有更大带宽,支持更多设备联网,其通信延迟更短,并且覆盖范围更广。用于无线数据传输的射频集成电路(如收发信机和射频前端元器件)设计变得越来越复杂。

面对更高的电路频率、更小的尺寸和复杂的版图相关效应,通过物理方式研发高速设计的传统方式将遇到重重挑战。为了实现先进的性能和强健的产品可靠性,设计人员需要更准确、更全面的建模及仿真功能。

台积电 N4PRF 设计参考流程可在新思科技定制编译器 设计和版图环境中,使用低噪声放大器(LNA)和 LC 调谐压控振荡器(LC VCO)等关键设计组件对设计进行严格验证,从而有效缩短设计交付时间,提高版图设计效率。参考流程配备了先进的工具,可实现高效的无源器件合成、EM 模型提取、包含器件金属的热感知电迁移分析,以及支持正确处理电感电路(CUI)结构的版图后期提取。

除了新思科技定制编译器之外,这个开放的现代参考流程还包括:Synopsys PrimeSim 仿真工具和 PrimeSim 可靠性环境,可提供签核准确度电路仿真;以及 Synopsys IC Validator 和 Synopsys StarRC,可提供签核实体验证和提取解决方案。

Ansys Totem 可提供热感知签核电迁移验证和电源完整性分析(EM/IR)。

RaptorX 和 Exalto 提供电磁建模功能,并具有独特的 CUI 功能,可显著减少空间占用。

VeloceRF 针对多层螺旋电感器、平衡-不平衡转换器/变压器和传输线等电磁器件提供了全自动芯片版图合成。Keysight PathWave ADS RFPro 则提供了快速、交互式的电磁电路联合仿真和分析,可协助设计人员在开发期间提前发现并修复版图相关效应。

PathWave RFIC 设计(GoldenGate)支持在早期芯片设计和验证过程中进行谐波平衡仿真。

是德科技副总裁兼 EDA 事业部总经理 Niels Faché 表示:“是德科技、新思科技和 Ansys 已经扩大与台积电的战略技术合作,为台积电先进的 4nm 射频技术提供更高水平的射频设计能力。我们目睹了射频设计人员使用前几代解决方案和流程的各种不便,这些旧解决方案和流程已经无法满足如今的 WiFi-7 片上系统和射频子系统设计需求。要应对新的版图相关效应,设计人员必须具备详细的仿真和建模能力,并且必须能够准确签核。其他商用工具和工作流程无法满足如台积电这类顶尖芯片制造企业的严苛要求,通常也没有能力对包含数百个耦合信号端口的现代模拟设计进行建模。”

新思科技战略与产品管理 EDA 集团副总裁 Sanjay Bali 表示:“新思科技、Ansys 和是德科技一直利用在定制模拟、射频和多物理场设计方面数十年的专业技术,为我们共同的客户降低风险,并帮助他们加速实现成功。我们与 Ansys 和是德科技最近再次携手,为台积电先进 N4P 制程提供新的射频设计参考流程。这是一个开放、优化的流程,可为先进 WiFi-7 系统提供高质量的结果。”

Ansys 公司电子半导体光学业务副总裁兼总经理 John Lee 表示:“随着射频频率攀升至毫米波和亚太赫兹范围,多物理场为我们的客户带来了新的挑战,包括优化功率、空间占用、可靠性和性能等等。客户想要一次就设计出成功的产品,需要在整个设计流程中都采用高性能的解决方案。我们与是德科技和新思科技正在携手与台积电开展紧密合作,将我们先进的电源完整性和电磁建模技术引入定制设计流程中,从而满足高速电路设计人员的需求。”







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8653

    浏览量

    146944
  • 压控振荡器
    +关注

    关注

    10

    文章

    133

    浏览量

    29282
  • 射频集成电路

    关注

    5

    文章

    29

    浏览量

    16891
  • FinFET
    +关注

    关注

    12

    文章

    247

    浏览量

    90163
  • 射频设计
    +关注

    关注

    0

    文章

    49

    浏览量

    8610

原文标题:是德科技、新思科技和Ansys携手为台积电的先进4nm射频FinFET制程打造全新参考流程

文章出处:【微信号:actSMTC,微信公众号:actSMTC】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    今日看点丨比亚迪推出定制芯片BYD 9000 采用4nm制程;OPPO、荣耀等中国手机商拟进军欧洲高端市场

    。   据悉,该芯片采用先进的4nm制程工艺,基于全新的Arm v9架构。据安兔兔车机版数据显示,BYD 9000的跑分区间稳定在114.9万~115万之间,满足了车辆智能座舱对高性能计算的需求。连接技术方面,BYD 9000芯
    发表于 11-19 10:40 724次阅读

    台积电美国厂预计2025年初量产4nm制程

    台积电在美国亚利桑那州的布局正逐步展开,其位于该地的一厂即将迎来重大进展。据悉,该厂将开始生产4nm制程芯片,并预计在2025年初正式实现量产。这一里程碑式的进展标志着台积电在美国的生产能力得到了显著提升,月产能有望达到2-3万片,
    的头像 发表于 11-12 16:31 385次阅读

    台积电美国工厂4nm试产成功

    近日,全球领先的半导体制造商台积电传来振奋人心的消息,其位于美国亚利桑那州的首座晶圆厂成功完成了4nm(N4)工艺的首次试产,标志着这一耗资巨大、历经波折的项目迈出了关键性的一步。据外媒报道,此次
    的头像 发表于 09-10 16:10 373次阅读

    4nm!小米 SoC芯片曝光!

    SoC芯片解决方案,据说该芯片的性能与高通骁龙8 Gen1相当,同时采用台积电4nm“N4P”工艺。 爆料人士@heyitsyogesh 没有提供该定制芯片的名称,但他提到了小米内部SoC芯片的一些细节。例如,采用台积电的4nm
    的头像 发表于 08-28 09:56 473次阅读

    概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证

    概伦电子(股票代码:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm工艺技术认证,满足双方共同客户对高精度、大容量和高性能的高端电路仿真需求。
    的头像 发表于 06-26 09:49 612次阅读

    三星拟升级美国晶圆厂至2nm制程,与台积电竞争尖端市场

    在全球半导体产业竞争日益激烈的背景下,韩国科技巨头三星近日宣布了一项重要决策。据韩国媒体报道,三星已决定推迟其位于美国德克萨斯州泰勒市新晶圆厂的设备订单,考虑将原计划的4nm制程工艺直接升级到更为尖端的2nm
    的头像 发表于 06-20 09:31 516次阅读

    联电携手英特尔开发12nm制程平台,预计2026年完成,2027年量产

    今年初,联电与英特尔宣布将携手打造12nm FinFET制程平台,以满足移动设备、通信基础设施及网络市场的高速增长需求。
    的头像 发表于 05-31 09:15 433次阅读

    科技、新思科技和Ansys推出全新集成射频设计迁移流程

    近日,是科技、新思科技和Ansys携手,共同推出了一个革命性的集成射频(RF)设计迁移流程。这一流程
    的头像 发表于 05-11 10:42 358次阅读

    科技联合新思科技、Ansys推出了一个全新的集成射频设计迁移流程

    新设计流程在新思科技的定制化设计系列、是科技电磁仿真平台以及 Ansys 器件合成软件的基础之上,提供了一个高效、集成的射频电路再设计解决方案。
    的头像 发表于 05-10 16:33 502次阅读

    联发科将发布4nm工艺天玑9300+芯片

    4nm工艺打造,采用四颗超大核+四颗大核组合架构。天玑9300 Plus处理器作为天玑9300的升级加强版,在配置和性能上均有了显著提升。采用了高性能的Cortex-X4超大核设计,主频高达3.4GHz,无论是单线程还是多线程性
    的头像 发表于 05-08 17:43 889次阅读

    台积电升级4nm N4C工艺,优化能效与降低成本

    在近日举办的 2024 年北美技术研讨会上,业务发展副总裁张凯文发表讲话称:“尽管我们的 5nm4nm 工艺尚未完全成熟,但从 N5 到 N4 的光学微缩密度已提升 4%,且晶体
    的头像 发表于 04-26 14:35 1034次阅读

    Ansys与SynMatrix合作,简化无线通信射频滤波器设计工作流程

    Ansys扩展其电子系列产品组合,以简化无线通信射频滤波器设计工作流程
    的头像 发表于 04-08 09:45 739次阅读
    <b class='flag-5'>Ansys</b>与SynMatrix合作,简化无线通信<b class='flag-5'>射频</b>滤波器设计工作<b class='flag-5'>流程</b>

    新思科技携手Ansys和三星共同开发14LPU工艺的全新射频集成电路设计

    新思科技(Synopsy)近日宣布,携手Ansys 、三星半导体晶圆代工(以下简称“三星”)共同开发了面向三星14LPU工艺的全新射频集成电路(RFIC)设计参考
    的头像 发表于 12-11 18:25 734次阅读

    韩华VisioNexT将采用三星4nm生产AI芯片

    韩华集团下属的ic设计企业vision ext正在对通过智能型闭路电视收集的影像、动影像进行分析的视角ai半导体进行投资。此前,三星4nm工程主要用于高性能计算(hpc)和自主行驶车等方面。商务公司的目标是通过与三星的合作,在4纳米范围内首次引进视觉ai半导体。
    的头像 发表于 12-07 16:51 1527次阅读

    22nm技术节点的FinFET制造工艺流程

    引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 FinFET 的工艺流程,解释了 FE
    的头像 发表于 12-06 18:17 4908次阅读
    22<b class='flag-5'>nm</b>技术节点的<b class='flag-5'>FinFET</b>制造工艺<b class='flag-5'>流程</b>