Zynq系列处理器包含了ARM和FPGA,与ARM处理器+FPGA这种两个处理器相比最大的特点就是两种结构的数据交互在芯片内部进行。既节约了接口,有提升了交互速度。
内部交互主要是使用AXI接口。AXI是一种主从接口。虽然看起来很复杂,但也是主机发送地址然后读写数据。PS端通过芯片内控制器来发送或者接收AXI接口信号,和SPI之类的主从接口一样。

PL端通过IP核或者自写的逻辑程序收发AXI接口程序。
通过如下的图(ZYNQ7000系列的)可以看出PS端的GP AXI连接一个控制器,HP AXI连接一个控制器。

如上图所示,这个型号的GP AXI可以作为主机也可以作为从机,来与PL端交互数据。HP AXI的传输速度快,通过Programmable Logic to Memory Interconnect可以连接到DDR控制器,可以访问DDR数据。流程是:PL端的逻辑程序发出AXI接口的时序信号,Programmable Logic to Memory Interconnect接收到后转化成可以访问DDR控制器的信号来读写数据。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
处理器
+关注
关注
68文章
20325浏览量
254708 -
FPGA
+关注
关注
1663文章
22493浏览量
638977 -
接口
+关注
关注
33文章
9588浏览量
157598 -
Zynq
+关注
关注
10文章
632浏览量
49566 -
AXI
+关注
关注
1文章
145浏览量
18012
发布评论请先 登录
相关推荐
热点推荐
Xilinx zynq AXI总线全面解读
AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一种总线协议, Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持,目前使用 AX
玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计
时钟。完成ZYNQ7 ProcessingSystem的配置更改后,回到Diagram界面中,可以看到新出现了名为M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
发表于 11-12 10:23
关于Zynq的理论部分
关于Zynq的理论部分,文大部分截图摘抄自《zynqbook》ZYNQ架构双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Lin
发表于 07-23 10:11
为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电
电子发烧友网站提供《为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电.pdf》资料免费下载
发表于 09-25 10:54
•0次下载
ZYNQ基础---AXI DMA使用
Xilinx官方也提供有一些DMA的IP,通过调用API函数能够更加灵活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本结构如下,主要分为三个部分,分别是控制axi
Zynq系列处理器中AXI接口的使用
评论