0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

思尔芯原型验证助力香山RISC-V处理器迭代加速

思尔芯S2C 来源:思尔芯S2C 2023-10-24 16:28 次阅读

2023年10月19日,思尔芯(S2C)宣布北京开源芯片研究院(简称“开芯院”)在其历代“香山” RISC-V 处理器开发中采用了思尔芯的芯神瞳 VU19P 原型验证系统,不仅加速了产品迭代,还助力多家企业基于“香山”开发各种高端芯片。

RISC-V,作为一种开放的指令集架构,已逐渐成为全球处理器开发的焦点。其中,“香山”被视为 RISC-V 的国际领先代表,是一款开源高性能RISC-V 处理器核。自 2019 年项目发布一代“雁栖湖”以来,在 GitHub 这一全球最大的开源项目托管平台上,其获得了超过 4000 个星标(Star)和 551 个分支(Fork),成为国际上最受关注的开源硬件项目之一。

迄今为止,“香山”已经成功推出了两代产品,第三代“昆明湖”正在研发中。其中,二代“南湖”采用了 14nm 制程技术。其核心频率高达 2 GHz,并获得了 10/GHz 的 SPECCPU 2006 评分,综合性能还超越了 Arm 的 Cortex-A76。已有 18 家业界领军企业正在基于“香山”核进行联合研发,推动高端芯片的示范应用,以此加速 RISC-V 生态的建设和发展。

为推进“香山”项目,思尔芯提供了芯神瞳 VU19P 原型验证系统,一个可以在真实硬件上测试软件功能和性能的平台,使“香山”的软硬件工程师能够并行工作,显著加速进程。这一系统兼具灵活性和扩展性,满足各种设计和应用要求。开芯院补充道:“由于 RISC-V 的多样化,客户在选择时要对不同的 RISC-V 核心进行评估。思尔芯的系统使我们能有效展现处理器性能,顺利完成 SPEC 跑分、IO 验证及 BSP 驱动开发等工作,覆盖了从硬件设计到软件集成的全生命周期。方便我们的客户选择最适合的方案,并助推基于‘香山’核的后续联合研发。”

1. SPEC 跑分验证:

在硬件设计中,一旦有了原型或早期版本的设计,就可以使用 SPEC 基准测试进行跑分,从而验证预期的性能是否得到实现。基于思尔芯的芯神瞳,“香山”团队运行了 SPEC 基准测试,通过结合显卡运行 Linux 和图形界面,以直观地评估其性能。这为团队提供了宝贵的反馈,可以据此进行优化以达到或超过预期的性能标准。目前,第二代“香山”(南湖架构)的 SPEC2006 得分为20分,超越了 2018 年的 Arm Cortex-A76。

2. IO 验证:

IO(输入/输出)验证是确保芯片与外部环境(如其他芯片、系统等)之间的通信是正确的和高效的过程。思尔芯的芯神瞳便为“香山”提供了一个实际的环境,用于测试和验证所有输入/输出通信通道。这确保了“香山”与其他硬件组件,如内存、存储和其他接口的完美集成和通信。在整个验证系统的搭建中,“香山”团队使用了思尔芯的 PPM、GMAC、PCIe 等子卡和接口,系统整体运行速率为 50MHz,各接口按照它们各自的标准频率与“香山”系统进行了对接。

3. BSP驱动开发:

BSP(Board Support Package)驱动开发是确保软硬件顺畅交互的关键桥梁。利用原型验证技术,开发者可以直接在真实硬件上进行 BSP 的开发和测试,保证软硬件的紧密协同,从而提高开发效率和准确性。随着“香山”处理器的硬件设计在思尔芯原型验证系统上稳定实现,其软件团队立即展开了 BSP 驱动开发。这不仅让软硬件团队实现了并行开发,而且确保软件在真实硬件环境中得以优化。这种早期介入策略让软件团队更深入地了解硬件特性和限制,为“香山”在最终流片前确保硬件设计并加速软件开发奠定了基础。

“香山”无疑是国际领先的高性能 RISC-V 处理器核。为保持这一地位,选择合适的合作伙伴对至关重要。开芯院表示:“思尔芯的原型验证系统无疑为我们香山项目的成功奠定了坚实的基础。之所以选择思尔芯,因为我们充分认可他们卓越的技术和服务:技术稳定持久,服务响应速度快,产品经过长时间验证,稳定且成熟。这为我们的项目注入了巨大的推动力。”

思尔芯副总裁陈英仁先生对此也表示:“我们非常高兴看到香山成功地应用了我们的‘芯神瞳’,加速了产品的迭代,并满足了广泛的目标市场需求。未来,我们将继续与开芯院紧密合作,共同致力于扩大 RISC-V 社区,为推动 RISC-V 生态的繁荣和前景不懈努力。”






审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19155

    浏览量

    229040
  • BSP
    BSP
    +关注

    关注

    1

    文章

    86

    浏览量

    26105
  • PPM
    PPM
    +关注

    关注

    0

    文章

    46

    浏览量

    16953
  • RISC-V
    +关注

    关注

    44

    文章

    2227

    浏览量

    46000
  • 思尔芯
    +关注

    关注

    0

    文章

    115

    浏览量

    1284

原文标题:思尔芯原型验证助力香山RISC-V处理器迭代加速

文章出处:【微信号:S2C_Corporation,微信公众号:思尔芯S2C】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    RISC-V拥有巨大市场潜力的原因

    旬发布了第三代“香山”开源高性能RISC-V处理器核,其性能水平已进入全球第一梯队,可广泛应用于服务芯片、AI芯片、GPU、DPU等高端芯片领域。 2、技术进步:
    发表于 09-30 14:20

    加入甲辰计划,共推RISC-V生态

    了坚实步伐。作为首家加入的国内数字EDA供应商,将依托其先进的神瞳原型验证系统,为
    的头像 发表于 09-10 16:38 386次阅读

    加入甲辰计划,持续助力共推 RISC-V 生态

    2024年09月05日,作为国内首家数字EDA供应商,(S2C)宣布正式加入甲辰计划(RISC-VProsperity2036)。
    的头像 发表于 09-05 08:05 429次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>加入甲辰计划,持续<b class='flag-5'>助力</b>共推 <b class='flag-5'>RISC-V</b> 生态

    如意香山笔记本软件适配工作稳步推进,成功运行多款Linux发行版及国产办公套件

    在上周刚结束的第四届 RISC-V 中国峰会(RISC-V Summit China 2024)上,中国科学院软件研究所主导研发的如意香山笔记本——全球首台采用香山开源
    发表于 09-02 11:33

    亮相RISC-V中国峰会,展示架构建模与混合仿真验证方法

    NEWS2024RISC-V中国峰会2024年8月21-23日,亮相第四届RISC-V中国峰会,与全球
    的头像 发表于 08-30 12:44 198次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相<b class='flag-5'>RISC-V</b>中国峰会,展示架构建模与混合仿真<b class='flag-5'>验证</b>方法

    RISC-V在服务方面应用与发展前景

    计算技术研究所等机构发布的“香山”开源高性能RISC-V处理器核,不仅性能卓越,而且有效汇聚了全球创新力量,加速RISC-V在高性能计算领
    发表于 04-28 09:04

    第三代“香山RISC-V 开源高性能处理器核性能进入全球第一梯队

    中科院计算技术研究所、北京开源芯片研究院共同创新,成功推出第三代“香山”开源高性能RISC-V处理器核,这也是首个基于开源模式、采用敏捷开发方法、多方协作开发的处理器核,其性能表现跻身
    的头像 发表于 04-25 15:37 1388次阅读

    来到“香山”,华章助力国产RISC-V生态做了哪些事?

    4月18日,华章联合测、赛昉科技等7家公司举办联合技术论坛,吸引了来自阿里巴巴达摩院、新华三、寒武纪、来科技、华大半导体、蓝算力的几十位验证
    发表于 04-22 13:40 564次阅读
    从<b class='flag-5'>芯</b>来到“<b class='flag-5'>香山</b>”,<b class='flag-5'>芯</b>华章<b class='flag-5'>助力</b>国产<b class='flag-5'>RISC-V</b>生态做了哪些事?

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 1036次阅读

    亮相第二届玄铁RISC-V生态大会

    领先的数字EDA供应商应邀参与此次盛会,并在会场设立展台,向参会者展示了其针对RISC-V开发的全面数字前端解决方案,为芯片设计领域注入了新的活力。
    的头像 发表于 03-16 10:11 1503次阅读

    助力RISC-V高效开发!亮相玄铁RISC-V生态大会

    2024年3月14日,由达摩院主办的第二届玄铁RISC-V生态大会在深圳圆满举行。大会以“开放·连接”为主题,聚焦了RISC-V技术在各行业中的商业化成功案例及其最新研发成果。
    的头像 发表于 03-15 08:22 342次阅读
    <b class='flag-5'>助力</b><b class='flag-5'>RISC-V</b>高效开发!<b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相玄铁<b class='flag-5'>RISC-V</b>生态大会

    亮相玄铁RISC-V生态大会 EDA助力RISC-V高效开发

    2024年3月14日,由达摩院主办的第二届玄铁RISC-V生态大会在深圳圆满举行。大会以“开放·连接”为主题,聚焦了RISC-V技术在各行业中的商业化成功案例及其最新研发成果。
    的头像 发表于 03-14 19:02 2307次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相玄铁<b class='flag-5'>RISC-V</b>生态大会 <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>EDA<b class='flag-5'>助力</b><b class='flag-5'>RISC-V</b>高效开发

    来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息安全保护以及加解密功能。
    的头像 发表于 03-11 11:01 1273次阅读
    <b class='flag-5'>芯</b>来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统解决方案

    什么是RISC-V

    siFive搞RISC-V 赛昉搞RISC-V 香山RISC-V 到底什么是RISC-V? 先不问有什么用,
    发表于 02-02 10:41

    林俊雄:需求驱动产品创新,提升芯片设计竞争力

    以备受关注的RISC-V为例,与北京开源芯片研究院联手,为其开发的“香山”高性能RISC-V
    的头像 发表于 12-27 10:19 588次阅读