0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

小数N分频锁相环频域模型与噪声分析

冬至子 来源:H. Perrott 作者:H. Perrott 2023-10-25 14:36 次阅读

图片

为了理解Σ-Δ调制器在频率综合器中究竟引起了啥影响,图11可以比较好的说明。需要指出的是,图11中把分频比的变化看作一个连续信号,这样的话能够比较好的在1/T的采样情况下,实现一个单位的输入变化(单位是分频比的code),反映到1/T的输出变化(范围是Hz)(1/T的缩放因子是采样导致的),以便使模型与真实情况一致。

在经典情况中,分频比是不变的,除非输出频率变化。而当分频比变化时,由于pll本征的低通特性,所以输出频率的变化相比于分频比变化的输入而言就好像经过了低通滤波器一样。

然而对于Σ-Δ小数N分频的频率综合器而言,分频比的变化频率非常高,而环路传输函数会提取出其中的低频成分,与Σ-Δ的输入信号nsd(t)一致(几乎可以达到任意高的精度)。

所以,频率调制精度与ref的频率无关,不过ref的频率越高,其达到指定频率精度的速度越快。

图片

图片

基于图10的频域模型(是根据前一篇推文中的时域模型转化而来:Z变换,S变换),我们添加上Σ-Δ的影响。量化噪声我们认为是白色的。

*Comments:图10中,G(f)T中的T从哪里来?这里fig表达的是分频比序列n[k]到输出的影响,所以从离散域进入连续域需要乘一个采样周期T,具体法则可以看下图:

图片

首先,我们可以看到Σ-Δ的量化噪声逐次通过数字累加器、pll环路传递函数到pll的相位输出。数字累加器模型来源于分频器的积分效果,将Σ-Δ的噪声整形阶数降低了一阶(?可以认为Σ-Δ仅仅是提供了一个分频比上的一个抖动,分频比如果想要影响到相位,必然是要经过一个积分的)

Pll的传递函数的效果主要是作为一个低通滤波器,滤掉了高频的量化噪声。Σ-Δ的量化噪声在环路中提供了一个额外的噪声源。

不过他的出现并没有影响原有的各个噪声源到输出的影响并没有改变。(仅取决于环路传递函数和归一化分频数Nnorminal)

现在,pll输出的相位噪声贡献可以分为三部分:pfd+cp、VCO、Σ-Δ量化噪声(分频器对pn影响很小,假设不会引入噪声)根据图12,我们可以直接写出量化噪声与pll输出位置相位噪声的关系式:

图片

整理得到

图片

(事实上,对于一些输入而言,量化噪声并不是白色的,之后的深入理解Σ-Δ系列推送会有说明)如果量化噪声是白色的,那么其谱密度应当是1/12,这里量化台阶认为是1。(量化台阶为1在这里的意思就是实际控制分频器进行分频,分频比仅有两种选择)

事实上,18式已经可以观察到,Σ-Δ的NTF被削弱了一级,原因是分频器的积分效果。如果量化噪声真的可以被认为是白色的,那么量化噪声谱密度体现在pll的输出应当为(m-1)*20dB/dec的斜率上升。(当然前提是频率远小于采样频率)

所以这里就是为什么很多设计中使Σ-Δ的阶数与pll的阶数相同,因为pll的阶数事实上体现在g(f)的分母上,这样就可以抵消掉后面的Σ-Δ调制因式,还能多出来一个次数,换句话说,能够有效抑制高频的量化噪声。

具体在输出应当体现为-20dB/dec的滚降。这个滚降特性和VCO是一样的,能够不浪费,又够用,是比较恰当的设计考虑。

Comments:这里Σ-Δ的采样频率认为跟ref一样,如果不一样的,能否提高Σ-Δ的采样频率?收益如何?

图片

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 低通滤波器
    +关注

    关注

    14

    文章

    474

    浏览量

    47392
  • 分频器
    +关注

    关注

    43

    文章

    447

    浏览量

    49889
  • 调制器
    +关注

    关注

    3

    文章

    841

    浏览量

    45143
  • 累加器
    +关注

    关注

    0

    文章

    50

    浏览量

    9451
  • PLL电路
    +关注

    关注

    0

    文章

    92

    浏览量

    6404
收藏 人收藏

    评论

    相关推荐

    全数字锁相环的设计及分析

    全数字锁相环,在本文中以该芯片为参考进行设计、分析。ADPLL基本结构如图1所示,主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器4部分构成。K变模计数器和脉冲加减电路的时钟分别为Mfc
    发表于 03-16 10:56

    怎么设计低噪声12 GHz微波小数N分频锁相环

    该电路是低噪声微波小数N分频PLL的完整实现方案,以 ADF4156 作为核心的小数N
    发表于 08-20 06:44

    锁相环相位噪声与环路带宽的关系是什么

    电荷泵锁相环的基本原理是什么?电荷泵锁相环噪声模型与相位噪声特性是什么?电荷泵锁相环的相位
    发表于 06-07 06:57

    小数分频锁相环的工作原理

    议程PLL介绍及小数分频锁相环的优点小数分频锁相环的错误使用小数分频锁相环详解参考杂散及如何减少
    发表于 05-28 14:58 0次下载

    噪声小数N分频锁相环实现方案

    该电路是低噪声微波小数N分频PLL的完整实现方案,以 ADF4156 作为核心的小数N
    发表于 10-26 15:02 1533次阅读
    低<b class='flag-5'>噪声</b><b class='flag-5'>小数</b><b class='flag-5'>N</b><b class='flag-5'>分频</b><b class='flag-5'>锁相环</b>实现方案

    小数N分频锁相环应用优缺点分析

    小数N分频PLL从上世纪七十年代开始就已投入使用。小数N分频使PLL输出的分辨率可以降至PFD频
    发表于 06-08 16:07 1.1w次阅读
    <b class='flag-5'>小数</b><b class='flag-5'>N</b><b class='flag-5'>分频</b><b class='flag-5'>锁相环</b>应用优缺点<b class='flag-5'>分析</b>

    锁相环相位噪声与环路带宽的关系分析

    利用锁相环的等效噪声模型,重点分析电荷泵锁相环系统的相位噪声特性,得出系统
    发表于 11-22 10:44 1.9w次阅读

    噪声12 GHz微波小数N分频锁相环的设计

    电路功能与优势 该电路是低噪声微波小数N分频PLL的完整实现方案,以 ADF4156 作为核心的小数N
    发表于 11-25 12:37 353次阅读
    低<b class='flag-5'>噪声</b>12 GHz微波<b class='flag-5'>小数</b><b class='flag-5'>N</b><b class='flag-5'>分频</b><b class='flag-5'>锁相环</b>的设计

    关于2.4 GHz的低噪声亚采样锁相环设计

    介绍一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环,由于在锁定状态下没有分频器的作用,由鉴相器和电荷泵所产生的带内
    的头像 发表于 06-07 15:58 9954次阅读
    关于2.4 GHz的低<b class='flag-5'>噪声</b>亚采样<b class='flag-5'>锁相环</b>设计

    Delta-Sigma小数锁相环的逻辑及特性

    本文将从小数锁相环的需求,Delta-Sigma 小数锁相环的逻辑以及Delta-Sigma的特性三方面展开。
    的头像 发表于 01-01 08:45 7982次阅读
    Delta-Sigma<b class='flag-5'>小数</b><b class='flag-5'>锁相环</b>的逻辑及特性

    新型的采用电流转向电荷泵的快速锁定小数分频锁相环

    一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环介绍。
    发表于 05-08 10:55 5次下载

    12GHz、超低相位噪声小数N分频锁相环的设计

    本应用笔记详细介绍了集成外部VCO的完整12GHz、超低相位噪声小数N分频锁相环(PLL)的设计。它由高性能
    的头像 发表于 01-16 11:27 1364次阅读
    12GHz、超低相位<b class='flag-5'>噪声</b><b class='flag-5'>小数</b><b class='flag-5'>N</b><b class='flag-5'>分频</b><b class='flag-5'>锁相环</b>的设计

    锁相环整数分频小数分频的区别是什么?

    锁相环整数分频小数分频的区别是什么? 锁相环(PLL)是一种常用的电子电路,用于将输入的时钟信号与参考信号进行同步,并生成输出信号的一种技术。在PLL中,
    的头像 发表于 01-31 15:24 3247次阅读

    灿芯半导体推出通用高性能小数分频锁相环IP

    2024年07月09日,一站式定制芯片及IP供应商——灿芯半导体(上海)股份有限公司(灿芯股份,688691)宣布成功研发出一款通用高性能小数分频锁相环(fractional-N PLL)IP,支持
    的头像 发表于 07-09 14:13 2.3w次阅读

    锁相环相位噪声的影响因素

    锁相环(Phase Locked Loop, PLL)相位噪声是评估锁相环性能的重要指标之一,它描述了输出信号相位的不稳定性。相位噪声的存在会直接影响系统的性能,如降低信号的信噪比、增
    的头像 发表于 07-30 15:31 1349次阅读