0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe 5.0验证实战,经常遇到的那些问题?

冬至子 来源:移知-汪老师 作者:移知-汪老师 2023-10-27 16:23 次阅读

PCIe 5.0是当前最新的PCI Express规范,提供了更高的数据传输速率和更大的带宽。

PCIe是连接两个芯片接口,负责两个芯片通信, 连接芯片的通路为高速SerDes, 称之为链路。PCIe确保通路正常-链路训练状态机。

PCIe在芯片内部是非常重要的一个大的模块,如果PCIe不能正常工作,那芯片则视为石头。

image.png

image.png

01 PCIe 5.0学习问答

Q :RC中几个端口,是否可以进行P2P间的验证?

解答 :看RC的具体实现,比如有些RC内部只有一个port也就不能进行p2p,之前做过这样的设计采用dual ip,这样就只有一个port,目前x86 RC内部port多,支持p2p,具体看下CPU Feature。

Q :PCIe链路训练均衡的问题;如何配置Synopsys的EP控制器寄存器,使得在链路训练过程中修改HOST侧的PCIE PHY的TX preset值。GEN3_RELATED_OFF寄存器GEN3_EQ_CONTROL_OFF寄存器,通过配置EP的这两个寄存器配置是否可以实现,修改HOST侧的TX preset值。

解答 :

1-EQ流程,RX会根据CTLE/DTE评估的情况来调节对端设备的TX FFE。
2-源码分析,不能按照问题操作

image.png

3-需要仿真-doing

Q :EP在detect的时候TS1发出的 datarate只支持GEN1, 最终EP 和RC也training到GEN1 ,但此时发现 RC target speed 也切到GEN1 ,这个过程是哪一部分会修改到RC的target speed吗?

解答

1-bios到是有可能;我见过原型验证中有通过bios修改cpl timeout。

2-需要确认controller此寄存器会不会硬件自动修改,RTL代码确认不会修改。

image.png

Q :cxl下rc remote访问EP的MEMBAR0下挂的ELBI接口空间支持2DW读?

解答

不支持,RTL代码返回CA

cxl文档里有一个ELBI2的方式,ELBI2将1K-DW(ELBI)扩展到512K-DW,这也是访问CCG Reg的方式。ELBI的空间太小,不满足要求。因此2dw的访问是ELBI2可以支持的,只是ELBI方式不支持。

image.png

Q :目标为16G,请问老师,LTSSM为什么跳过了5G,直接进入8G?

解答

到16G的训练流程就是2.5-8-16,pcie vip还提供了一种配置直接2-16.

6.0spce看到过这方面内容的描述。

Q :PCIE序的场景,需要列举

解答

读不超越写,请求依赖与响应因此响应不能依赖与请求,i响应包不能穿越P包(host读tag,ep写数据)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    16092

    浏览量

    177027
  • 寄存器
    +关注

    关注

    31

    文章

    5290

    浏览量

    119794
  • RTL
    RTL
    +关注

    关注

    1

    文章

    385

    浏览量

    59657
  • SerDes
    +关注

    关注

    6

    文章

    197

    浏览量

    34818
  • PCIe接口
    +关注

    关注

    0

    文章

    120

    浏览量

    9665
收藏 人收藏

    评论

    相关推荐

    硬盘开启PCIe 5.0时代

    2019年年初,PCI-SIG组织对外发布PCIe 5.0 0.9版规范。随后,2019年5月29日,PCI-SIG正式宣布完成PCIe 5.0规范,传输速率达到32GT/s,带宽可达
    的头像 发表于 09-29 08:48 4790次阅读

    应对一致性测试特定挑战,需要可靠的PCIe 5.0 发射机验证

    PCIe (PCI Express) 扩展总线现在正迁移到最新标准化的 PCIe 5.0,也称为 PCIe Gen 5。
    发表于 10-18 14:22 3537次阅读
    应对一致性测试特定挑战,需要可靠的<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b> 发射机<b class='flag-5'>验证</b>

    PCB敷铜方面需要注意那些问题呢?

    PCB敷铜方面需要注意那些问题呢?求高手分享下经验
    发表于 10-28 02:41

    请问在设计LED电源时需要考虑那些问题

    在设计LED电源时需要考虑那些问题呢?高手来分享分享经验
    发表于 11-07 14:34

    请问pcb高频电路布线是需要注意那些问题

    高频电路布线时,需注意那些问题,有什么参考
    发表于 03-29 04:04

    PCIe 5.0的接口设计有多难?

    PCIe 5.0的接口设计有多难?如何使用成熟的IP来克服这个问题?32 GT/s PCIe 5.0具有哪些主要功能?
    发表于 06-17 11:37

    本本内存升级 要注意那些问题

    本本内存升级 要注意那些问题? 你好!我的NB显示器分辨率为1024*768,这样的话在玩一些低分辨率的游戏时画面就很粗糙,请问除了
    发表于 01-26 10:25 791次阅读

    51单片机进行串口通信时会遇到那些问题

    本文档的主要内容详细介绍的是51单片机进行串口通信时会遇到那些问题资料免费下载。
    发表于 04-12 18:25 2次下载
    51单片机进行串口通信时会<b class='flag-5'>遇到</b><b class='flag-5'>那些问题</b>

    PCIe 5.0时代正式拉开序幕

    PCIe 4.0已经逐渐普及,PCIe 5.0即将登场,PCIe 6.0跃跃欲试……PCIe标准这几年的步伐不可谓不快。
    的头像 发表于 02-05 11:36 3491次阅读

    PCIe 5.0对互联芯片的性能验证要求

    总线在计算机系统中是CPU、内存、输入、输出设备传递信息的公用通道;主机的各个部件通过总线相连接,外部设备通过相应的接口电路与总线相连接。 今天要介绍的主角,就是第五代总线技术PCIe 5.0,而
    的头像 发表于 06-18 14:36 3635次阅读

    什么是 PCIe 5.0PCIe 5.0规范以及挑战

    PCIE5.0 X16),增长了480倍。 PCIe 5.0 第5代PCIe技术 PCIe5.0速度是
    的头像 发表于 06-19 11:04 3.9w次阅读

    microchip全新的PCIe 5.0交换芯片怎么样

    据外媒 techpowerup 消息,美国芯片制造商Microchip发布了全球首款 PCIe 5.0 交换芯片:Switchtec PFX PCIe 5.0 系列。
    的头像 发表于 01-04 15:13 2905次阅读

    PCIE协议5.0完整版

    PCIE协议5.0完整版
    发表于 09-13 14:32 0次下载

    使用Synopsys VIP签署PCIe 5.0验证

    PCI Express® 5.0规范,达到32GT / s的传输速率,同时保持低功耗和与前几代技术的向后兼容性。为此,Synopsys 还宣布与 Astera Labs 合作开发业界首款 PCIe
    的头像 发表于 05-26 10:41 1726次阅读
    使用Synopsys VIP签署<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b><b class='flag-5'>验证</b>

    什么是PCIePCIe有什么用途?PCIe 5.0有何不同?

    随着英特尔Alder Lake CPU的发布,以及AMD 7000 Ryzen CPU的即将发布,PCIe 5.0 硬件终于成为现实。但什么是 PCIe 5.0
    的头像 发表于 11-18 16:48 3262次阅读
    什么是<b class='flag-5'>PCIe</b>?<b class='flag-5'>PCIe</b>有什么用途?<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>有何不同?