思考:
1、为什么要学习 MESI 协议?哪里用到了?你确定真的用到了?
2、MESI 只是一个协议,总得依赖一个硬件去执行该协议吧,那么是谁来维护或执行的呢?
3、你不理解的真的是 MESI 吗,真的需要学习 MESI 吗?应该是 cache 架构吧
4、core0 和 core1 之间的一致性是 MESI?那 cluster0 和 cluster1 之间的呢?sytem1 和 sytem2 之间的呢?
5、MESI 协议中的 M、E、S、I 的比特位,都是存在哪里的?
1、系统中有哪些一致性需要维护
进入正文,我们来看现代 ARM 架构体系(DynamIQ 架构)中的 cache 层级关系图。注意 L1/L2 都在 core 中,L3 在 cluster 中。
所以从以下图中就能够直观的看到答案了:
- (1)core0、core1… 之间的一致性 需要维护
- (2)cluster0 和 cluster1 之间的 L3 Cache 一致性 需要维护
- (3)system 之间的一致性需要维护
其中,core0、core1 之间的一致性是遵从 MESI 协议,而 cluster0/cluster1 之间的一致性、多个 system 之间的一致性并没有遵从 MESI 协议。
所以本文重点介绍的,也就是 core0、core1 之间的一致性,即 MESI 协议。
2、core 硬件对 MESI 协议的支持
接下来,进入下一个问题, MESI 协议中的 M、E、S、I 的比特位都是存在哪里的?这个问题并不难,告别懒惰,多翻一翻 ARM TRM 手册就能找到答案,如下是armv9 -- cortex-A710 TRM
手册中的,cache 的 TAG 里都有什么?
答案显然易见,在 Cache 的 TAG 中,有两个比特位表示了 MESI 的状态
3、MESI 协议的原理
接下来进入本文的核心,MESI 协议到底是什么?怎样维护一致性的?
(看以下图表,我就不说话了)
Events
- RH = Read Hit
- RMS = Read miss, shared
- RME = Read miss, exclusive
- WH = Write hit
- WM = Write miss
- SHR = Snoop hit on read
- SHI = Snoop hit on invalidate
- LRU = LRU replacement
Bus Transactions
-
RMS
+关注
关注
2文章
139浏览量
36011 -
ARM架构
+关注
关注
15文章
177浏览量
36525 -
Cortex-A7
+关注
关注
0文章
34浏览量
16585 -
cache技术
+关注
关注
0文章
41浏览量
1106 -
TRM
+关注
关注
0文章
13浏览量
3341
发布评论请先 登录
相关推荐
介绍ARM存储一致性模型的相关知识
C6678 多核程序的初始化及L1P cache一致性问题
6678多核之间的L1 CACHE一致性是由硬件实现的吗
顺序一致性和TSO一致性分别是什么?SC和TSO到底哪个好?
改进的基于目录的Cache一致性协议
一致性规划研究
RFID协议一致性测试系统设计(二)

RFID协议一致性测试系统设计(三)

Cache一致性协议优化研究

评论