0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在CCS6.2中调试SRF数字锁相环?

冬至子 来源:DSPFRESHMAN 作者:Xiaobai 2023-10-29 16:44 次阅读

一、找到TI的例程(controlsuite

我使用的是HVACI_sensorless_2833x的例程,它是使用IQ格式写的,其实controlsuite里面大多数的例程都是用这个格式来做的,因为它有两个优势,首先运行速度快,使用于定点芯片,另一个是可移植性强。

但是我使用的是28335的板子,它是一款浮点计算为主的板子,我忽略了它的主要优势,一直在跟IQ格式的使用较劲,虽然28335也支持定点格式,但是真正使用起来,却远远不像浮点型那么方便,IQ格式需要你去估计参与计算的变量的数值大小,保证不会溢出,使用这个格式会多花费你一般的时间;我原本只是用来产生SVPWM波形,这个理论看了好几遍,还是不太懂得,但要复述原理也能说得差不多,从这个例程里面,直接利用build1进行调节,就可以调出来马鞍波。参考文件可以看这个例程里面的doc文件,这样就可以解决第一步问题;

二、加锁相环SRF-SPLL

首先给出一张结构图,我的想法大概是这样的,实际操作之后证明是可行的;

图片

由三相电压进入,经过变换,然后把Vq值给到数字锁相环,锁相环产生sin/cos数值,给到ipark的输入angle,然后经过SVGEN产生占空比,得到马鞍波,红色部分是用例程中程序直接调试的到的,黑色部分是我这一个月调试的过程,其中大部分时间都用来研究IQ格式了,现在还有好多不是太明白的地方,当然如果你也有遇到,可以跟我及时交流;这里面注意两种格式变换的地方是在angle那里,由浮点变为定点,然后使用graph功能(初学的话这里也是一个会花费功夫的地方)来进行观测;

三、注意的问题以及解决方法

我使用的SRF-SPLL是从TI论坛里面找到的参考程序

还有一个就是Graph功能的设置,下面给出一个基于本例程的正确的设置方法,如下图所示:

图片

当然,这只是帮助你少去走一些弯路,实际调试可能还会遇到很多问题;

还有一定,就是SPLL调用的文件,在初始化的时候,1/ISRfrequency是指的工程的采样周期,不要真的把后面的值代入就完了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    584

    浏览量

    87769
  • 数字锁相环
    +关注

    关注

    3

    文章

    33

    浏览量

    13444
  • SVPWM
    +关注

    关注

    14

    文章

    614

    浏览量

    90614
  • 三相电压
    +关注

    关注

    0

    文章

    103

    浏览量

    14540
  • SPLL
    +关注

    关注

    0

    文章

    3

    浏览量

    9203
收藏 人收藏

    评论

    相关推荐

    什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

    大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?
    的头像 发表于 08-01 09:37 5509次阅读
    什么是<b class='flag-5'>锁相环</b> <b class='flag-5'>锁相环</b>的组成 <b class='flag-5'>锁相环</b>选型原则有哪些呢?

    数字锁相环设计步骤

    堆叠着鉴相、同相积分、相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。Div20PLL Port(clock : in std_logic; --80M local clkflow
    发表于 01-12 15:29

    CCS6.2

    我在CCS6.2创建的工程,为什么工程没有src文件夹?
    发表于 12-29 09:48

    CCS6.2 Graph图像功能显示的数值相差很多的原因?

    我在使用CCS6.2 时,想要通过Graph 观察锁相环输出的三角波形,但是graph里观察的波形和expression里显示的数值相差很多,很不一致,请问这是什么问题呢?Graph 设置如下:expression显示结果如下:Graph 显示波形如下:
    发表于 07-20 16:15

    数字锁相环的设计

    智能全数字锁相环的设计 摘要: 在FPGA片内实现全数字
    发表于 08-14 22:12 56次下载

    智能全数字锁相环的设计

    智能全数字锁相环的设计:在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的
    发表于 06-25 23:32 72次下载

    基于FPGA的全数字锁相环设计

    基于FPGA的全数字锁相环设计:
    发表于 06-26 17:30 144次下载
    基于FPGA的全<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>设计

    实验 数字锁相环与位同步

    实验五  数字锁相环与位同步 一、 实验目的     1. 掌握数字锁相环工作原理以及触发式数字
    发表于 04-01 09:27 5804次阅读
    实验 <b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>与位同步

    智能全数字锁相环的设计

    摘要: 在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进,设计了锁相状态检测电路,配合CPU对环路滤波
    发表于 06-20 12:39 1590次阅读
    智能全<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>的设计

    数字锁相环(DPLL),数字锁相环(DPLL)是什么?

    数字锁相环(DPLL),数字锁相环(DPLL)是什么? 背景知识: 随着数字电路技术的发展,数字
    发表于 03-23 15:06 5775次阅读

    锁相环

    锁相环英文为PLL,即PLL锁相环。可以分为模拟锁相环数字锁相环。两种分类的锁相环原理有较大区
    发表于 10-26 12:40
    <b class='flag-5'>锁相环</b>

    如何设计并调试锁相环(PLL)电路

    如何设计并调试锁相环(PLL)电路 pdf
    发表于 01-07 16:20 0次下载

    详解FPGA数字锁相环平台

    一、设计目标 基于锁相环的理论,以载波恢复为依托搭建数字锁相环平台,并在FPGA实现锁相环
    发表于 10-16 11:36 18次下载
    详解FPGA<b class='flag-5'>数字</b><b class='flag-5'>锁相环</b>平台

    CCS6.2的详细使用方法说明

    本文介绍了如何安装 CCS6.2、一步一步的建立工程、以及建立工程以后编译、调试、如何方便快捷有效率的使用 CCS6.2。一、 简介本篇介绍 CCS6.2 的安装与使用操作二、 搭建平
    发表于 05-27 08:00 12次下载
    <b class='flag-5'>CCS6.2</b>的详细使用方法说明

    模拟锁相环数字锁相环区别

    模拟锁相环数字锁相环的主要区别在于它们的控制方式不同。模拟锁相环是通过模拟电路来控制频率和相位,而数字
    发表于 02-15 13:47 5197次阅读