0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用100nf电容给72Mhz时钟信号退耦合适么?

jf_iZR6mdqV 来源:硬件微讲堂 2023-10-30 11:22 次阅读

先贤有云,人生有三境界“看山是山,看水是水;看山不是山,看水不是水;看山还是山,看水还是水。”这三个阶段,真实反应了先贤对世事万物认知过程的突破进阶过程。而作为一名硬件开发人员,对硬件技术的认知,最近也发现有 了一定的提升。

一个面试题

先抛出来一个面试题:用100nf的电容滤除72MHz干扰时钟信号,是否合适?先思考下。

电容的等效模型

低频时,瓷片电容 就是一颗电容。

f2481158-76d1-11ee-939d-92fbcf53809c.png

高频时,它就不仅仅一颗电容,而是电感L、电阻R、电容C的复合体。

f2535888-76d1-11ee-939d-92fbcf53809c.png

电容频率阻抗曲线的解读

下面实际看下电容EMK042BJ332MC(Taiyo)的频率特性曲线,在曲线中分别用不同颜色标注了几种曲线。

f25de6b8-76d1-11ee-939d-92fbcf53809c.png

1、深蓝色曲线为电容的ESR;

2、绿色曲线为电容(理想模型)的阻抗频率曲线;

3、天蓝色曲线为电容的ESL;

4、粉红色曲线为电容(实际模型)的阻抗频率曲线;

5、红色直线为电容的自谐振频率f0。

6、当频率ff0时,电容呈感性。

7、在电容的理想模型下,是不存在ESR和ESL,所以|Z|=1/wC=1/2πfC;

8、在电容的实际模型下,电容相当于LCR的串联,所以ESR和ESL都要考虑,Z=R+j(wL-1/wC);

9、当电容处在谐振频率点时,电容的感抗和容抗相互抵消,此时阻抗最小,|Z|=ESR。

揭晓问题答案

针对文章开头抛出来的面试题,结合上面的描述,我们一起看下100nf电容的阻抗频率特性曲线。下图是TaiyoJMK063BJ104KP-F(100nf),从曲线中可以看出,自谐振频率为30MHz,此时的ESR为21.6mΩ。

当时钟频率在72MHz时,此时的工作频率已远超出100nf的自谐振频率,此时已经是呈感性。原则上讲,此时的电容已经不再是电容,而是电感!这里就如同文章开头讲的:看山不是山,看水不是水。这里再用100nf做退耦,已经不合适。

f26e9238-76d1-11ee-939d-92fbcf53809c.png

那我们更深一步,用多大的电容才合适呢?

下面再看下UMK063BJ104KP-F(10nf Taiyo),从曲线中可以看出自谐振频率为109MHz,ESR=84mΩ。当工作频率为72MHz时,仍未超过自谐振频率,电容仍表现为容性,可以起到退耦作用。

所以用小于或等于10nf的电容,滤除72MHz的干扰时钟信号比较合适。

f2775850-76d1-11ee-939d-92fbcf53809c.png

本文转载自硬件微讲堂

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容器
    +关注

    关注

    64

    文章

    6205

    浏览量

    99326
  • 电容
    +关注

    关注

    99

    文章

    5998

    浏览量

    150023
  • 瓷片电容
    +关注

    关注

    0

    文章

    76

    浏览量

    14573
  • 时钟信号
    +关注

    关注

    4

    文章

    445

    浏览量

    28512
  • 退耦
    +关注

    关注

    0

    文章

    16

    浏览量

    8420

原文标题:用100nf电容给72Mhz时钟信号退耦合适么?

文章出处:【微信号:电子设计联盟,微信公众号:电子设计联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    为什么退电容通常选0.1uF?

    其实多看一些电源完整性相关的资料能发现不少讨论,100nF的去耦电容作用频段一般认为是几MHz到二三十MHz,再配合板上的bulk电容,能实
    的头像 发表于 06-05 14:08 2385次阅读
    为什么<b class='flag-5'>退</b>耦<b class='flag-5'>电容</b>通常选0.1uF?

    都是0805的封装,100nF和104有区别吗?

    看到有的PCB板上是100nF,有的是104,不知道这两者是不是有区别呢?
    发表于 03-13 15:46

    请问STM32时钟配置为72Mhz时可以输出的脉冲的最高频率是多少?

    STM32时钟配置为72Mhz时可以输出的脉冲的最高频率是多少?我有点糊涂了,谁能说说?
    发表于 12-07 08:54

    HLW8012功率芯片的电压采集100nF电容有什么

    HLW8012在采集电压时,的是电阻网络,那么这个100nF电容有什么?如果是并联阻抗的话,那RC并联阻抗和只用一个1K电阻时是相等的,那这个
    发表于 04-02 14:08

    请问stm32战舰板在什么文件里把时钟频率设为72MHZ

    stm32战舰板在什么文件件里把时钟频率设为72MHZ的啊?谢谢各位帮忙解决一下啊
    发表于 06-06 04:36

    请问104电容100nf电容能随便替换吗?

    ht6872作为功放,里面的电容是104的,容值跟100n是一样的,能否跟直接100nf的替换,104跟
    发表于 06-20 22:42

    耦合电容退电容资料分享!

    帖~~~~~~~~~~~~~~~~~~~~~~~~~~什么是耦合电容?什么是去耦电路?耦合信号由第一级向第二级传递的过程,一般不加注明时往往是指交流
    发表于 08-05 04:36

    STM32F103 72MHz时钟设置 精选资料分享

    将系统时钟初始化到72MHz的函数根据数据手册和库函数,设置STM32时钟72MHz这是.c文件#include "clock.h"void Set_SysClockTo
    发表于 08-12 06:10

    如何才能配置为72MHz

    本程序编写基于秉火霸道STM32F103ZET6运行环境。这是还没有配置之前的系统时钟默认值这里默认选择的是HSI(内部时钟源),将时钟频率配置为8MHz。接下来我们根据提示将
    发表于 08-12 06:07

    元器件值可以随便修改

    比如电容,我想找100nF,但元器件库只有10pF,可以直接吧10pF修改为100nF
    发表于 01-12 21:45

    为什么不能在CubeIDE的时钟配置面板中配置72MHz时钟

    我想知道为什么我不能在CubeIDE的时钟配置面板中配置72MHz时钟适用于 STM32F103C8T6(蓝色药丸)板。根据我的理解,它有一个 8 MHz 的石英连接到引脚 5,6 并
    发表于 12-02 07:39

    stm32f051可以超频到72mhz吗?

    请问stm32f051可以超频到72mhz
    发表于 09-22 06:01

    旁路电容电容耦合退耦等资源汇总下载

    旁路电容电容耦合退耦等资源汇总下载
    发表于 07-19 09:23 9次下载

    STM32F103 72MHz时钟设置

    将系统时钟初始化到72MHz的函数根据数据手册和库函数,设置STM32时钟72MHz这是.c文件#include "clock.h"void Set_SysClockTo
    发表于 11-23 18:21 15次下载
    STM32F103 <b class='flag-5'>72MHz</b><b class='flag-5'>时钟</b>设置

    退电容为什么不一定要100nF

    其实多看一些电源完整性相关的资料能发现不少讨论,100nF的去耦电容作用频段一般认为是几MHz到二三十MHz,再配合板上的bulk电容,能实
    的头像 发表于 07-25 14:20 1369次阅读