0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用两个SN74181芯片级联实现8位ALU

CHANBAEK 来源:数壳智学 作者: 赤灵 2023-10-31 10:24 次阅读

”前面的文章介绍逻辑算术运算芯片(SN74181)实现4位的逻辑和算术运算,用两个芯片级连实现8位运算。目标是逐步实现一个简单的8位CPU的芯片逻辑”

01实验内容

1.1 实验内容

研究逻辑算术芯片SN74181的进位原理,用两个芯片级连实现8位的ALU(algorithm logic unit / 计算逻辑单元)。希望从现在开始能够逐步实现一个最最简单的8位CPU逻辑,具有8位的ALU是第一步。

1.2 知识点

计算机能够进行复杂的计算,其核心就是基本的逻辑运算(与、或、非等)和算术计算(加法等)。

02实验准备

2.1 实验器材

要完成本次实验,我们需要如下的元器件

  • 2个SN74181芯片
  • 8个数码管
  • 面包板(可选,没有面包板,需要把元器件直接连接,容易出问题)
  • 树莓派GPIO扩展组件(可选,建议选择)

2.2 元器件解释

SN74181芯片:

接前一篇,级联的关键

2.3 芯片级联的工作原理

关键是将低4位芯片的Cn+4针脚连接高4位芯片的Cn针脚(如图2),观察SN7481芯片的逻辑(如图1),低4位的Cn+4输出作为高4位芯片的Cn输入

低4位芯片设置M=H Cn=H进行算术运算,当无需进位时Cn+4 = H,则高4位芯片进行如图1的“Cn=H"的操作。当低4位计算之后需要进位的时候,Cn+4 = L,则高4位芯片进行如图1的“Cn=L”的操作,实现高4位+1操作。如此完成8位的算术运算。

图片

图1 SN74181芯片运算逻辑图

03实验过程

3.1 接线

图片

图2 SN74181芯片级联成8位ALU电路图

说明:

1、通过开关选择两种模式可以测试芯片,开关全部置4,由树莓派GPIO控制针脚电压;开关置2表示给连接针脚高电压;开关置3表示给连接针脚低电压

2、图中红色线为关键的连接线

3、请按照上图进行实际的连线,树莓派代码也按照上图针脚设置

3.2 实验步骤

3.3 实验代码

04实验展示

演示程序采用树莓派编程的方式控制输入,采用8位数码管作为输出;

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50277

    浏览量

    421224
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10813

    浏览量

    210918
  • 计算机
    +关注

    关注

    19

    文章

    7386

    浏览量

    87646
  • ALU
    ALU
    +关注

    关注

    0

    文章

    33

    浏览量

    13071
收藏 人收藏

    评论

    相关推荐

    两个4加法器级联构成一8加法器 verilog怎么写啊?!!

    小弟是初学者,刚把verilog基本语法看完,只会写简单的四或者八的加法器,但是两个4加法器级联构成一
    发表于 12-03 11:51

    使用Robei利用verilog语言做ALU设计

    测试引脚连接6)自己设计测试激励代码,并仿真查看结果。 图2-4-13 32ALU仿真波形5.问题与思考1.不要使用8ALU
    发表于 04-13 15:03

    8alu设计

    基本要求:设计一挂在总线上的8ALU,具有加、减、与、或等功能,要求对运算后的数据能在数码管上面正确显示。在完成基本要求的基础上,可进一步增加功能、提高性能,如增加乘法功能。
    发表于 06-13 10:55

    片4通道AD芯片如何级联实现8通道的模拟信号采集

    设计一电子电路,需要采集8路模拟信号,现手上有片AD转换芯片CH340T,其为4通道能同时采集4路,如何在电路原理图上级联实现
    发表于 08-11 08:28

    am335x evm外接两个8的nand flash

    各位高手,大家好:      我用的是am335x evm板子的内核源码,我现在自己做了一块板,想外接两个8的nand flash芯片,原理图如下: ,现在CS0控制的第一块
    发表于 06-21 16:11

    使用Robei利用verilog语言做ALU设计

    波形5.问题与思考1.不要使用8ALU级联的方式,直接用Verilog在Robei(微信公众号)中实现
    发表于 08-08 11:08

    请问这两个级联有什么功能可以实现放大和滤波

    有没有大神能帮我看看这两个级联,有什么功能比如如何实现的放大和滤波的,谢谢大家
    发表于 02-26 03:29

    如何利用两个74HC595实现引脚实现数据的传送

    74HC595驱动8段选数码管利用两个74HC595实现引脚实现数据的传送以下是595各引
    发表于 12-07 06:57

    FPGA实现32ALU软核设计

    ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以
    发表于 02-09 15:24 80次下载
    FPGA<b class='flag-5'>实现</b>32<b class='flag-5'>位</b><b class='flag-5'>ALU</b>软核设计

    两个74ls164怎么连?74ls164联级应用电路

    本文主要介绍了两个74ls164怎么连?74ls164联级应用电路。串口工作于方式0时,其功能为8移位寄存器,相当于I/0口的扩展,再连接74LS164芯片既可
    发表于 05-08 17:23 1.8w次阅读
    <b class='flag-5'>两个</b>74ls164怎么连?74ls164联级应用电路

    两个74LS192级联构成两位十进制计数器

    本文主要介绍了两个74LS192级联构成两位十进制计数器。以两个74LS192级联构成两位十进制
    发表于 05-09 09:52 6.1w次阅读
    <b class='flag-5'>两个</b>74LS192<b class='flag-5'>级联</b>构成<b class='flag-5'>两位</b>十进制计数器

    两个74HC595D驱动芯片控制三数码管显示

    两个74HC595D驱动芯片控制三数码管显示概述一.数码管引脚及使用概述1.1数码管显示方式2.3数码管3.3
    发表于 11-24 09:51 49次下载
    <b class='flag-5'>两个</b>74HC595D驱动<b class='flag-5'>芯片</b>控制三<b class='flag-5'>位</b>数码管显示

    2ALU电路的工作原理解析

    简单的2ALU电路,该电路使用逆变器,AND,OR门,Ex-OR门和多路复用器。它需要两个输入
    的头像 发表于 05-12 17:27 2305次阅读
    2<b class='flag-5'>位</b><b class='flag-5'>ALU</b>电路的工作原理解析

    用VHDL语言创建一8算术逻辑单元(ALU)

    在这个项目中,我们用 VHDL 语言创建一 8 算术逻辑单元 (ALU),并在连接到带有输入开关和 LED 显示屏的定制 PCB 的 Altera CPLD 开发板上运行。
    的头像 发表于 10-24 17:05 1876次阅读
    用VHDL语言创建一<b class='flag-5'>个</b><b class='flag-5'>8</b><b class='flag-5'>位</b>算术逻辑单元(<b class='flag-5'>ALU</b>)

    8通用总线收发器和两个带拆分LVTTL端口反馈路径和3态输出的1总线收发器SN74VMEH22501A-EP数据表

    电子发烧友网站提供《8通用总线收发器和两个带拆分LVTTL端口反馈路径和3态输出的1总线收发器SN74VMEH22501A-EP数据表.
    发表于 05-24 09:10 0次下载
    <b class='flag-5'>8</b><b class='flag-5'>位</b>通用总线收发器和<b class='flag-5'>两个</b>带拆分LVTTL端口反馈路径和3态输出的1<b class='flag-5'>位</b>总线收发器<b class='flag-5'>SN</b>74VMEH22501A-EP数据表