浅谈阻抗匹配（六）传输线端接的工作原理

(3)戴维 南 （ 宁 ）端接

上拉端接会拉高低电平，下拉端接会降低高电平，这两种端接方式虽然都可以抑制过冲和振铃，但同时也会减小信号裕量，如果使用不当还会造成信号电平的误触发。戴维南端接方式既可以抑制过冲，又没有这些缺陷。缺点就是在逻辑高和逻辑低状态下， 都有直流功耗 ，所以该端接方式 功耗较大 ，同时所用器件 较多，容易造成PCB布线紧张。

工作原理：

它采用上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射。R1和R2阻值的选取由下面的条件决定。R1的最大值由可接受的信号的最大上升时间（是RC充放电时间常数的函数）决定，R1的最小值由驱动源的吸电流数值决定。R2的选择应满足当传输线断开时电路逻辑高电平的要求。戴维南等效阻抗可表示为：

戴维南电压为：

的选择必须确保驱动器的输出高电平IOH和低电平的IOL电流在驱动器的性能指标范围以内,其值可按下式确定

所以，可得到：

R1的作用是帮助驱动器更加容易到达逻辑高状态,这就需通过从VCC向负载注入电流来实现. R2的作用是帮助驱动器更加容易到达逻辑低状态,这通过R2 向地释放电流来实现。

恰当地选取R1和R2的值可以加强驱动器的输出能力,并且淡化由于信号占空比不一致而导致的功耗的改变。

戴维南终端匹配技术的优点在于,在这种匹配方式下,终端匹配电阻同时还作为上拉电阻和下拉电阻来使用,因而 提高了系统的噪声容限 ,通过向负载提供额外的电流从而降低了对源端器件驱动能力的要求。适用于分布式负载；可以完全吸收发送波，消除反射。这种方案能够 很好地抑制过冲 。

戴维南终端匹配的缺点就是无论逻辑状态是高还是低,在VCC到地之间都会有一个常量的直流电流存在,因而会导致终端匹配电阻中有 静态的直流功耗 .信号负载为电容时,相对于没有匹配的信号线而言,戴维南终端匹配技术同样会改善信号的质量,使得信号的摆动缩小。

另外，戴维宁端接减小了接容性负载时信号的斜率（ 电容充放电导致上升/下降沿变缓 ）， 容性负载和电阻增加了RC时间常数 ，导致了 驱动器输出电压的上升 。简言之:增加系统电路功耗；使用两个电阻，布局布线难度大；阻值不易选择。

（4）AC端接

有些地方也叫 RC端接 ，其实就是在并联端接的基础上增加了一个电容，电容一般采用0.1uF多层陶瓷电容，由于电容通低频阻高频的作用，因此电阻不是驱动源的直流负载，故这种端接方式 无任何直流功耗 ，交流功耗也非常小，该端接主要用于时钟电路。

需注意，此RC电路可能会因此 电路上升沿变缓 ，虽然会降低EMC，但如果过缓，则会引起数据线 时序问题 。在数据线上使用这种电路时，需特别小心。

工作原理：

端接电阻 R要小于等于传输线阻抗Z0（常见40-50欧姆） ，电容C推荐使用0.1uF的多层陶瓷电容。

所以有：

可见电容C的选择很复杂. 电容值太小会导致RC 时间常数过小,这样一来该RC 电路就类似于一个尖锐信号沿发生器,从而引入信号的过冲与下冲,一般高速电路电容值10-100pF. 另一方面,较大的电容值会带来更大的功率消耗. 通常情况下,要确保RC时间常数大于该传输线负载延时的两倍,即

，

其中：为接收器的分布电容,为PCB 传输线的内在电容.

理想的电容值将随着传输线阻抗，边沿速率，预期的信号质量的变化而变化。这个值不是最关键的，但是测试表明，对于FCT逻辑，100PF的电容值能够得到很好的折衷，将电容值增加到200PF会改善信号的质量，但是却以功率损耗为代价。把电容值减小到47PF，降低了功率损耗，但是信号的质量会变差。值低于47PF会对滤波有非常高的频率响应，对传输线的端接是无效的。值高于200PF，会增加功率损耗而不会有附加的信号质量的改善。

RC 终端匹配技术的优势在于终端匹配电容阻隔了直流通路,因此节省了较大的功率消耗（ 直流功耗低 ）. 同时恰当地选取匹配电容的值,可以确保负载端的信号波形 接近理想的方波 ,而信号的过冲与下冲又都很小.适用于分布式及总线型负载，完全吸收发送波，消除反射；

RC 终端匹配技术的一个缺点是信号线上的数据可能出现 时间上的抖动(时序问题) . 标准的RS2422 接口协议不建议使用RC 终端匹配技术. 同样,电流模式的驱动器也不能采用RC 终端匹配技术.另外，RC端接的性能依赖于传输线的长度，RC端接不适合于在传输线上有多源分布的情况。

另外RC终端匹配易降低信号速率， 增加延时，上升沿变缓； RC时间常数会导致电路中存在反射；高频、高速慎用；两个器件，布局布线难度大，成本高。

（5）终端肖特基并联端接

又叫二极管并联端接，通常应用在器件内部(电压箝位，保护器件 )。

传输线末端任何的信号反射，如果导致接收器输入端上的电压超过VCC和二极管的正向偏值电压，该二极管就会正向导通连接到VCC上。该二极管导通从而将信号的过冲箝位到VCC和二极管的阈值电压的和上。

同样连接到地上的二极管也可以将信号的下冲限制在二极管的正向偏置电压上。然而该二极管不会吸收任何的能量，而仅仅只是将能量导向电源或者是地。这种工作方式的结果是，传输线上就会出现多次的信号反射。

信号的反射会逐渐衰减，主要是因为能量会通过二极管在电源和地之间实现能量的交换，以及传输线上的 电阻性损耗 。能量的损耗限制了信号反射的幅度，确保信号的完整性。

现在很多器件自带有输入保护二极管，该端接能有效减小信号过冲和下冲，但并不能消除反射（ 只是降幅 ）;同时 二极管的开关速度会限制响应时间 ，所以较高速系统不合适。

某些情况可以使用肖特基二极管或快速开关硅管进行传输线端接，条件是 二极管的开关速度必须至少比信号上升时间快4倍以上(肖特基响应速度约10ns，普通二极管400ns) 。在面包板和底板等线阻抗不好确定的情况下，使用二极管端接即方便又省时。如果在系统调试时发现振铃问题，可以很容易地加入二极管来消除。

典型的二极管端接如上图所示。肖特基二极管的低正向电压降Vf（典型0.3到0.45V）将输入信号钳位到GROUND－Vf和VCC＋Vf之间。这样就显著减小了信号的过冲（正尖峰）和下冲（负尖峰）。在某些应用中也可只用一个二极管。

二极管端接的优点在于：二极管替换了需要电阻和电容元件的戴维宁端接或RC端接，通过二极管钳位减小过冲与下冲 ，不需要进行线的阻抗匹配 。尽管二极管的价格要高于电阻，但系统整体的布局布线开销也许会减少，因为不再需要考虑精确控制传输线的阻抗匹配。且 功耗小，当传输线的特征阻抗Z0不清楚时，比较适合采用这种终端匹配技术 。

二极管端接的缺点在于：二极管的开关速度一般很难做到很快，因此对于较 高速的系统不适用 。因为存在多点反射会影响相应的信号激励，二极管对转换频率的响应会发生变化。肖特基二极管对于3.3V和5V的逻辑族是有效的（ 1.8V及以下信号几乎没有作用 ）。

（6）ODT芯片内部端接匹配；

DDR内部有ODT的控制电阻，用来做匹配；芯片内端接是在器件内部实现端接匹配的要求，通常是终端并联匹配。器件内部可以备用几种可选的匹配电阻值以根据实际设计需求进行选择。

（1）优点：不需要外部器件，易于布线。

（2）缺点：匹配电阻是器件已经决定的。增加了器件的功耗。同戴维南端接，电阻值选取需要综合考虑电平幅度与阻抗的控制。