0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么每辆汽车都需要高速串行链路?

ADI智库 来源:ADI智库 2023-11-07 17:39 次阅读

观看视频,您将了解为什么千兆多媒体串行链路(GMSL) SerDes技术能够提供传输容量激增的多类数据所需的带宽,从而成功在车辆中部署复杂的ADAS和信息娱乐功能。

GMSL

旨在将高速视频链路性能提升到全新水平

ADI公司的千兆多媒体串行链路(GMSL)技术支持在汽车中可靠地传输高分辨率数字视频,从而改变数百万驾驶员的驾驶体验。公路上行驶的车辆中已有超过6亿个GMSL链路,这些车辆来自25家以上的汽车制造商。自2004年以来,部署这些链路的汽车总计行驶了超过20万亿公里,即超过2光年,改善了道路安全、用户界面和车内娱乐,造福于数百万用户。每公里的行驶里程都能提供宝贵的数据以改进下一代GMSL,并通过领先的ASIL兼容解决方案实现视频链路功能安全的新标准。

然而,应用于汽车仅仅是个开始。探索GMSL在安全性、自主性等方面的创新应用,让未来的机器“超越一切可能”。

汽车中的摄像头和显示屏的数量不断增加,图像质量不断提高,因此需要更高的数据速率进行视频传输。GMSL旨在支持这些趋势,并在此过程中简化系统架构。GMSL链路可传输汽车中的所有视频,包括摄像头到计算机、计算机之间以及从计算机到显示屏的视频。摄像头为道路安全、驾驶辅助和智能用户界面提供了支持。显示屏正在取代机械仪表和控件,并为驾驶员提供关键信息和信息娱乐。

ADI公司每一代GMSL的链路数据速率都比上一代提高了一倍。

1562ffbc-7d4f-11ee-939d-92fbcf53809c.svg

GMSL1支持高达3 Gbps的链路

GMSL2支持高达6 Gbps的链路

已量产的最新一代GMSL3提供12 Gbps的链路速率

下一代GMSL将继续创新,进一步为更高性能的计算和软件定义应用提供高级特性和功能。

ADI 让新一代GMSL向后兼容上一代产品,从而简化客户从一代GMSL过渡到下一代GMSL的过程。

GMSL

优势展示

1580e50e-7d4f-11ee-939d-92fbcf53809c.png

GMSL连接框图

一切通过单根线缆传输

GMSL通过单根同轴电缆或屏蔽双绞线(STP)线缆来桥接ADAS传感器所需的一切。

视频、供电、摄像头和显示屏控制与同步、触控、触觉反馈、时钟音频、软件更新以及状态报告,全都可以通过同一条线缆同时传输。

采用GMSL的摄像头通常只有一个连接器,该连接器能提供摄像头所需的一切,并将视频从摄像头传输出去。

每个GMSL链路可以传输多个视频流。

更少的连接器和线缆意味着重量更轻、复杂性更低

GMSL能够通过单根线缆来桥接和传输一切,因此降低了布线要求,减少了影音系统的重量、能耗和成本。线缆的减少可提高燃油经济性,或延长电动汽车的续航里程。

显示屏可以采用菊花链连接,从而进一步减少布线。GMSL促进了增量数据聚合,因此车辆变得更轻,制造更简单,操作更简便。

任何视频协议都可以通过GMSL链路桥接到任何其他视频协议。例如,DisplayPort转CSI-2,或HDMI转OLDI。

高性能汽车ASIL串行器/解串器解决方案

ADI的GMSL链路是汽车SerDes市场中性能领先的产品,其数据速率高达12 Gbps,目前已大规模量产。我们的创新以安全性、可靠性和性能为核心。GMSL支持实现所需的任何级别的ASIL解决方案。

完整的低功耗、小尺寸器件组合

ADI的持续创新和100多款优化器件的组合,确保GMSL器件为每种使用场景提供小尺寸和低功耗的解决方案。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ADI
    ADI
    +关注

    关注

    144

    文章

    45812

    浏览量

    248611
  • GMSL
    +关注

    关注

    2

    文章

    26

    浏览量

    15636
  • 串行链路
    +关注

    关注

    0

    文章

    7

    浏览量

    8145

原文标题:为什么每辆汽车都需要高速串行链路?

文章出处:【微信号:ADI智库,微信公众号:ADI智库】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    高速串行仿真工具应用实战

    对信号完整性工程师而言,高速串行仿真是功能强大的工具。这些仿真可让设计人员大致了解系统性能预测,使他们在将设计交付耗资巨大的电路板生产之前更容易做出正确决定以达到设计目标。 TI的
    的头像 发表于 04-23 09:31 6633次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>链</b><b class='flag-5'>路</b>仿真工具应用实战

    高速数据保障交通安全:专用高速视频

    像素数字摄像头提高显示在高分辨率 LCD 面板上的画面清晰度与质量。高速串行数字连接视频组件,可在摄像头的数字成像器与数字 LCD 显示屏之间实现无缝连接。
    发表于 09-17 16:10

    时钟抖动对高速性能的影响

    作者:John Johnson,德州仪器 本文介绍时钟抖动对高速性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成
    发表于 09-19 14:23

    基于高速串行数字技术的JESD204B延时设计

    描述JESD204B 是数据转换器数字接口的最新趋势。这些利用高速串行数字技术提供很大的
    发表于 11-21 16:51

    高速时钟如何驱动串行

    的时钟)。高速时钟如何驱动串行?我应该在哪里连接?以上来自于谷歌翻译以下为原文Hi all, I want to connect twoFreeware ML605 boards
    发表于 02-13 06:22

    使用Keysight E5910A串行优化工具测试和优化高速串行

    使用Keysight E5910A串行优化工具测试和优化高速串行
    发表于 10-15 08:49

    高速串行数据链一致性测试的难点有哪些,该如何应对?

    计算机主板上的典型总线结构有什么共同点?高速串行数据链一致性测试的难点有哪些,该如何应对?
    发表于 04-09 06:47

    高速串行系统对信号的影响是什么?

    高速串行系统对信号的影响是什么?常用的补偿技术有哪些?
    发表于 06-10 06:20

    时钟抖动对高速性能的影响

    本文介绍时钟抖动对高速性能的影响。我们将重点介绍抖动预算基础。 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构,根据其开发标准的目标
    发表于 11-23 06:59

    消除高速串行的时钟抖动

    随着新一代串行数据标准成功地从快速过渡到超高速,设计人员需要花费大量时间考虑这些高速信号的模拟设计,只是简单关注1、0数字域信号远远不能满足实际要求。为了找到潜在
    发表于 08-20 10:38 33次下载

    高速串行信号分析需要真正意义的长存储

    高速串行信号分析需要真正意义的长存储     抖动分析和眼图测试已成为分析高速串行
    发表于 08-25 09:09 899次阅读

    高速串行数据挑战与TDR阻抗测试和高速串行的分析

    本文介绍了TDR阻抗测试和高速串行分析,首先介绍了高速串行数据链
    发表于 10-12 16:42 8次下载
    <b class='flag-5'>高速</b><b class='flag-5'>串行</b>数据挑战与TDR阻抗测试和<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>链</b><b class='flag-5'>路</b>的分析

    基于FPGA连接的JESD204B高速串行设计需要考虑的基本硬件及时序问题详解

    与赛灵思FPGA连接的数据转换器正迅速采用全新JESD204B高速串行。要使用该接口格式及协议,设计必须考虑一些基本硬件及时序问题。
    发表于 07-19 13:51 5786次阅读
    基于FPGA连接的JESD204B<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>链</b><b class='flag-5'>路</b>设计<b class='flag-5'>需要</b>考虑的基本硬件及时序问题详解

    JNEye分析工具支持迅速评估高速Altera FPGA和SoC中的高速串行性能

    Altera公司今天发布JNEye分析工具,提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便的评估高速Altera FPGA和SoC中的高速
    发表于 09-14 15:10 1405次阅读

    了解高速56G PAM-4串行的时钟需求

    电子发烧友网站提供《了解高速56G PAM-4串行的时钟需求.pdf》资料免费下载
    发表于 09-23 11:36 0次下载
    了解<b class='flag-5'>高速</b>56G PAM-4<b class='flag-5'>串行</b><b class='flag-5'>链</b><b class='flag-5'>路</b>的时钟需求