0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

哪些原因会导致 BGA 串扰?

jf_pJlTbmA9 来源:Cadence楷登PCB及封装资源中 作者:Cadence楷登PCB及封装 2023-11-27 16:05 次阅读

本文转载自: Cadence楷登PCB及封装资源中心微信公众号

本文要点

BGA 封装尺寸紧凑,引脚密度高。

在 BGA 封装中,由于焊球排列和错位而导致的信号串扰被称为 BGA 串扰。

BGA 串扰取决于入侵者信号和受害者信号在球栅阵列中的位置。

在多门和引脚数量众多的集成电路中,集成度呈指数级增长。得益于球栅阵列 (ball grid array ,即BGA) 封装的发展,这些芯片变得更加可靠、稳健,使用起来也更加方便。BGA 封装的尺寸和厚度都很小,引脚数则更多。然而,BGA 串扰严重影响了信号完整性,从而限制了 BGA 封装的应用。下面我们来探讨一下 BGA 封装和 BGA 串扰的问题。

球栅阵列封装

BGA 封装是一种表面贴装封装,使用细小的金属导体球来安装集成电路。这些金属球形成一个网格或矩阵图案,排列在芯片表面之下,与印刷电路板连接。

球栅阵列 (ball grid array ,即BGA) 封装。

使用 BGA 封装的器件在芯片的外围没有引脚或引线。相反,球栅阵列被放置在芯片底部。这些球栅阵列被称为焊球,充当 BGA 封装的连接器

微处理器、WiFi 芯片和 FPGA 经常使用 BGA 封装。在 BGA 封装的芯片中,焊球令电流在 PCB 和封装之间流动。这些焊球以物理方式与电子器件的半导体基板连接。引线键合或倒装芯片用于建立与基板和晶粒的电气连接。导电的走线位于基板内,允许电信号从芯片和基板之间的接合处传输到基板和球栅阵列之间的接合处。

BGA 封装以矩阵模式在芯片下分布连接引线。与扁平式和双列式封装相比,这种排列方式在 BGA 封装中提供了更多的引线数。在有引线的封装中,引脚被安排在边界。BGA 封装的每个引脚都带有一个焊球,焊球位于芯片的下表面。这种位于下表面的排列方式提供了更多的面积,使得引脚数量增多,阻塞减少,引线短路也有所减少。与有引线的封装相比,在 BGA 封装中,焊球之间的排列距离最远。

BGA 封装的优点

BGA 封装尺寸紧凑,引脚密度高。BGA 封装电感量较低,允许使用较低的电压。球栅阵列的排列间隔合理,使 BGA 芯片更容易与 PCB 对齐。

BGA 封装的其他一些优点是:

由于封装的热阻低,散热效果好。

BGA 封装中的引线长度比有引线的封装要短。引线数多加上尺寸较小,使 BGA 封装的导电性更强,从而提高了性能。

与扁平式封装和双列式封装相比,BGA 封装在高速下的性能更高。

使用 BGA 封装的器件时,PCB 的制造速度和产量都会提高。焊接过程变得更简单、更方便,而且 BGA 封装可以方便地进行返工。

BGA 串扰

BGA 封装确实有一些缺点:焊球不能弯曲、由于封装密度高而导致的检查难度大,以及大批量生产需要使用昂贵的焊接设备。BGA 串扰是另一项限制,会影响通过 BGA 封装传输的信号完整性。

要减少 BGA 串扰,低串扰的 BGA 排列至关重要。

BGA 封装经常在大量 I/O 设备中使用。采用 BGA 封装的集成芯片所传输和接收的信号,可能会受到从一个引线到另一个引线的信号能量耦合的干扰。由 BGA 封装中的焊球排列和错位而导致的信号串扰被称为 BGA 串扰。球栅阵列之间的有限电感是 BGA 封装中产生串扰效应的原因之一。当 BGA 封装引线中出现高 I/O 电流瞬变(入侵信号)时,对应于信号引脚和返回引脚的球栅阵列之间的有限电感会在芯片基板上产生电压干扰。这种电压干扰导致了信号突变,并以噪音的形式从 BGA 封装中传输出去,导致串扰效应。

网络系统等应用中,具有使用通孔的厚 PCB,如果没有采取措施屏蔽过孔,那么 BGA 串扰会十分常见。在这样的电路中,放置在 BGA 下面的长通孔会造成大量的耦合,并产生明显的串扰干扰。

BGA 串扰取决于入侵者信号和受害者信号在球栅阵列中的位置。要减少 BGA 串扰,低串扰的 BGA 封装排列至关重要。借助 Cadence Allegro Package Designer Plus 软件,设计师能够优化复杂的单裸片和多裸片引线键合(wirebond)以及倒装芯片(flip-chip)设计;径向、全角度推挤式布线可解决 BGA/LGA 基板设计的独特布线挑战;特定的 DRC/DFM/DFA 检查,更可保障BGA/LGA设计一次成功;同时提供详细的互连提取、3D 封装建模以及兼顾电源影响的信号完整性和热分析。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 封装
    +关注

    关注

    126

    文章

    7719

    浏览量

    142566
  • Cadence
    +关注

    关注

    64

    文章

    909

    浏览量

    141754
  • BGA
    BGA
    +关注

    关注

    4

    文章

    526

    浏览量

    46657
  • 串扰
    +关注

    关注

    4

    文章

    189

    浏览量

    26919
收藏 人收藏

    评论

    相关推荐

    信号的介绍

    :1.近端(Near-EndCrosstalk,NEXT):发生在信号源端附近,一条信号线上的信号变化导致相邻信号线上感应出的干扰。2.远端
    的头像 发表于 09-12 08:08 925次阅读
    信号的<b class='flag-5'>串</b><b class='flag-5'>扰</b>介绍

    M9航空接口3芯如何减少

    德索工程师说道要减少M9航空接口3芯的,首先需要深入了解产生的原因
    的头像 发表于 04-26 16:11 335次阅读
    M9航空接口3芯如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    嵌入式开发中引起原因是什么?

    电路布线常会有的风险,最后简单说明几个减小串的方法,常见增大走线间距、使两导体的有风险的区域最小化、相邻层走线时传输线互相彼此垂直
    发表于 03-07 09:30 1769次阅读
    嵌入式开发中引起<b class='flag-5'>串</b><b class='flag-5'>扰</b>的<b class='flag-5'>原因</b>是什么?

    产生的原因是什么

    ,也称为串音干扰,是指由于线路之间的电磁耦合导致的信号和噪声的传播。可以引起信号质量下降、数据错误和系统性能受限,因此在高速数字设计
    的头像 发表于 02-04 18:17 1682次阅读
    <b class='flag-5'>串</b><b class='flag-5'>扰</b>产生的<b class='flag-5'>原因</b>是什么

    在PCB设计中,如何避免

    在PCB设计中,如何避免? 在PCB设计中,避免是至关重要的,因为可能
    的头像 发表于 02-02 15:40 1580次阅读

    PCB产生原因及解决方法

    能会对电路性能产生负面影响。本文将详细介绍 PCB 产生原因,并提供一些解决方法。 一、原因
    的头像 发表于 01-18 11:21 1783次阅读

    容性耦合与感性耦合的混合效应 影响大小的因素

    是信号在传输线上传播时,由于电磁耦合而在相邻的传输线上产生不期望的电压和电流噪声,信号线的边缘场效应是导致产生的根本
    的头像 发表于 01-18 10:13 5072次阅读
    容性耦合与感性耦合的混合效应 影响<b class='flag-5'>串</b><b class='flag-5'>扰</b>大小的因素

    减少的方法有哪些

    是PCB(Printed Circuit Board)中走线之间产生的不需要的噪声(电磁耦合)。会对时钟信号、周期和控制信号、数据传输线以及I/O产生不利影响。
    的头像 发表于 01-17 15:02 1661次阅读
    减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>的方法有哪些

    pcb中的机制是什么

    在PCB设计过程中,(Crosstalk)是一个需要重点关注的问题,因为它会导致信号质量下降,甚至可能导致数据丢失。本文将详细介绍PCB中的
    的头像 发表于 01-17 14:33 407次阅读
    pcb中的<b class='flag-5'>串</b><b class='flag-5'>扰</b>机制是什么

    如何使用SigXplorer进行的仿真

    问题愈发严重。当受害线路上有信号传输时,产生的噪声叠加在该信号上,导致信号畸变。这种畸变可能导致
    的头像 发表于 01-06 08:12 2122次阅读
    如何使用SigXplorer进行<b class='flag-5'>串</b><b class='flag-5'>扰</b>的仿真

    怎么样抑制PCB设计中的

    空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合,其中由耦合电容产生的信号在受害网络上可以分成前向串扰和反向Sc,这个两个信号极性相同;由耦合电感产生的
    发表于 12-28 16:14 302次阅读
    怎么样抑制PCB设计中的<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    ADC电路中造成串原因?如何消除

    上就会出现噪声。将采样的时间延长也无法消除。 想请教一下各路专家,造成串原因和如何消除
    发表于 12-18 08:27

    什么是crosstalk?它是如何产生的?

    是芯片后端设计中非常普遍的现象,它会造成逻辑信号的预期之外的变化。消除的影响是后端的一个重要课题。
    的头像 发表于 12-06 15:38 945次阅读

    什么是?该如何处理它?

    什么是?该如何处理它?
    的头像 发表于 12-05 16:39 757次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?该如何处理它?

    互相产生的原因

    多了,这样我想有个问题就是,在正常采集时,这几个通道间会不会有互相的问题。谢谢。 另外我想知道互相产生原因,如果能成放大器内部解释
    发表于 11-21 08:15