晶体管的分类介绍

引言

随着中美贸易战、中美科技战打响以来，集成电路成了一个热门话题。我国也在加强集成电路的发展[1]，那么一个小小的芯片上到底隐藏着什么奥秘，中国为什么会因此而受到国外的限制呢?

所谓的集成电路就是将我们所熟识的普通电路通过一种平面工艺的方式集成到一块芯片上，这种方法不仅简化了制作流程，而且大大缩小了电路面积，真正做到了轻量化、小型化。而芯片上的电路主要是由晶体管、金属导线、电阻、电感和电容组成的，其中起关键作用的就是晶体管，下面主要向大家介绍一下晶体管。

晶体管

晶体管被誉为“20世纪最伟大的发明”，它的出现为集成电路、微处理器以及计算机内存的产生奠定了基础。1947年12月23日，第一个基于锗半导体的具有放大功能的点接触式晶体管面世，标志着现代半导体产业的诞生和信息时代正式开启。它的发明人肖克利、巴丁和布拉顿也因此获得了诺贝尔物理学奖[2]。

20世纪五六十年代，肖克利在推动晶体管商业化的同时，造就了如今加州电子工业密布的硅谷地区。现如今，从播放音乐、合成语音、存储数据、数码摄影、GPS定位到传输和处理互联网上的海量数据，我们的日常生活中芯片已经成为不可或缺的产品[3]。

晶体管与半导体

大家一定好奇我们身边无处不在的晶体管是如何工作的呢?晶体管是由诸如硅和锗之类的半导体组成。所谓的半导体就是导电率介于导体与半导体之间的材料。硅作为目前主流的半导体材料，其原子最外层有四个电子，在没有任何掺杂的情况下，是不具备导电能力的。然而当硅中掺杂磷后，被称为N型半导体，由于磷原子最外层有5个电子，当一个磷原子替换了硅原子会多出一个自由电子，因此N型硅中的多数载流子是电子;当硅中掺杂硼后，被称为P型半导体，由于硼原子最外层有3个电子，当一个硼原子替换了硅原子会提供一个电子空位，也就是常说的空穴，是带正电的，因此P型硅中的多数载流子是空穴。空穴和电子是两种相对的载流子，当其中一种数量较多时，另一种就会相应的减少。

图2 n型半导体和p型半导体原子结构示意图

晶体管的分类

晶体管，目前主流的还是基于硅衬底制作的。根据工作原理不同分类，分为二极管、双极晶体管和单极晶体管三种类型。

图3 晶体管分类

二极管

二极管是一个P型硅和一个N型硅形成的PN结，如下图所示。当P型硅和N型硅接触后，P区中的空穴浓度大于N区，N区中的电子浓度大于P区，所以P区中的空穴在浓度梯度的驱使下向N区流动，同样的，N区中的电子也向P区流动，这样就造成了PN界面处，靠近P区区域由于空穴的流走而形成了带负电的B-离子，靠近N区区域由于电子的流走而形成了带正电的P+离子，这个区域被称作耗尽区。耗尽区由于只剩下固定电荷，会形成由N区指向P区的内建电场，在这个内建电场的作用下，空穴会从N区流向P区，电子会从P区流向N区，当电场作用和扩散作用达到了一个动态平衡，这就形成了一个PN结。PN结的正向导电性也正因如此，当P加正电压，N区加负电压时，内建电场在外加电压的作用下减小了，从而多子的扩散的运动增强了，就会有P区到N区的电流的形成;当加上相反的电压，内建电场增强了，而P区不能够提供足够的电子，N区也不能够提供足够的空穴，所以不能够形成足够大的N区到P区的电流。

(a) (b)

图4 (a)二极管结构示意图(b)二极管实物图

双极晶体管(Bipolar Junction Transistor, BJT)

双是指Bi(2个)、极是指Polar(极性)，按照其结构分类可分成NPN型和PNP型。双极晶体管，即流经构成晶体管的半导体的电流由空穴(正极性)和电子(负极性)产生，它主要用于信号的放大[4]。它是由两个相反的PN结构成的，下图是基本结构示意图，共有三个电极，分别是左边的发射极(E)、中间的基极(B)、右边的集电极(C)。当BJT开启时，发射结需要正偏，集电结需要反偏，即发射极(E)接正电压，基极(B)接负电压，集电极接更负的电压，此时发射极会向基极注入空穴，基区空穴中的一小部分会与基区的电子复合掉，基极会有一个很小的复合电流，另一大部分的空穴会因集电极的反偏而被反偏电场扫入集电区后从集电极流走了。当基区的宽度足够小时，集电极电流会远远大于基极电流，因此可以看成将基极电流放大了。

(a) (b)

图5 (a)BJT结构示意图(b)BJT实物图

金属-氧化物-半导体场效应晶体管(MOSFET)

FET是Field Effect Transistor的简称，翻译成中文就是场效应晶体管。有接合型FET、MOS型FET以及GaAs型FET，其中最为应用最广泛的是MOSFET。MOSFET是Metal Oxide Semiconductor FET的简称，因其构造分别是金属 (Metal)、氧化物 (Oxide)、半导体 (Semiconductor)，故称MOS。是目前大规模集成电路的基本单元，该结构由于它非常好的集成性而被广泛应用。下图展示了N型的MOSFET的基本结构示意图[5]。首先在一个P型硅上注入了两个N型区作为源区(Source)和漏区(Drain)，在源区和漏区之间的P型区被称为沟道区，沟道上方会有一层薄薄的氧化层，再在氧化层上面用多晶硅(Poly)做栅极，形成一个MOS电容结构，可以通过栅极电压来控制沟道状态。

(a) (b)

图6 (a)MOSFET结构示意图(b)MOSFET实物图

若栅极不加电压，MOS的沟道区没有形成电子积累层，无法形成源区到漏区的电子电流通道，此时器件处于关断状态。若栅极为正电压，源极(Source)和体区(Body)一般都接零电位，漏极接正电压，此时会在沟道表面感应出电子，形成导电路径，由于源漏区的多数载流子都是电子，所以在漏电压作用下会形成电子电流，该状态下器件开启，如下图所示。

图7 开启状态下的MOSFET工作模式

像我们的神经元细胞组成大脑一样，就是这样的数以万计或者亿计的晶体管组成了我们的电子器件，晶体管的诞生和发展，从根本上影响了电力电子学。在晶体管的基础上，我们搭配不同的管子实现多种多样的功能，这也就组成了各种各样的不同功能的芯片。

晶体管与芯片

在如今的大规模集成电路领域，主要使用MOSFET作为基本原件进行集成，因为MOSFET的都在表面引出，可以通过上层金属连接形成电路。如下图所示是一个MOSFET的版图，即MOSFET晶体管在芯片上的俯视图。图中分别显示了MOSFET的三个电极，源电极(S)、栅电极(G)、漏电极(D)，它们都是从表面引出的电极。

图8 MOSFET版图的电极俯视图

下面介绍一下集成电路是如何将一个个晶体管连接成电路的，这里举一个例子。如下左图所示是将四个MOSFET晶体管组成的简单的电路示意图，这四个晶体管的源极和漏极串联起来，它们的栅极并联起来作为一个共同电极。这样的简单电路图在芯片上的连接方式如下右图所示，中间的源和漏的连接，由于它们制作的材料相同，可以使用公共区域来制作。栅极的连接由于无法采用公共区域的连接方式，这时候就需要采用外加一层金属将它们连接起来，为了防止金属与金属下方覆盖的源漏区域发生误短路，会在金属与源漏区域之间用绝缘介质SiO2将它们隔开，这样就实现了一个简单电路的连接。

(a) (b) (c)

图9 (a)MOSFET等效电路图(b)MOSFET器件俯视图(c)器件实物图

在了解了电路在芯片上简单的连接方式后，可以想象，对于大规模的集成电路，只是会使用更多层的金属覆盖完成更多晶体管连接的。在实际制作芯片时，先使将底层的晶体管制作完成，即在纯净的硅片上使用离子注入(注入磷原子或硼原子)的方式形成衬底区域，然后再将栅极制作完成，最后再一次注入形成源区和漏区，采用多晶硅材料的制作的栅区(Gate)有阻挡离子注入的作用，因此第二次注入源区和漏区时不会影响栅下面的沟道区域。在底层晶体管制作完成后，就进行一层一层金属的覆盖将晶体管连接成电路，不同层金属之间采用绝缘介质SiO2将它们隔开，只在需要连接的点处采用通孔将不同层金属连接在一起，这样就完成了一个芯片基本要素的设计，后期的芯片防护设计与封装这里就不作详细阐述了。如下左图是一个全加器的电路示意图，右图是其对应的版图，金属与源极、漏极、栅极采用通孔连接。

(a) (b)图10 全加器(a)电路示意图(b)版图

为什么会被制裁——工艺上的落后

熟悉了芯片的大致制作流程后，那么为什么我们国家会在芯片领域被国外制裁呢?回答这个问题之前，还想介绍一个概念——最小工艺线宽。所谓的最小工艺线宽就是指一个工艺所能光刻的最小尺寸，一般等于沟道的最小宽度，即晶体管的栅的宽度，最小线宽越小，晶体管的功耗越小，工作频率也越高，这样芯片的性能也大大提升了。目前为止最先进的工艺是台积电的5nm工艺线，主要用于制造手机等电子设备的中的高端芯片，一般的普通芯片是用不到这样先进的工艺的。

***是芯片制作中的关键设备，***的精度决定了工艺的最小线宽的大小，我国主要是由于***的限制阻碍了高端芯片的发展，而最先进的***是由荷兰的ASML公司制造的，并且ASML的EUV***也是整合了各个领域的最尖端技术，比如光学领域最强-德国蔡司的光学组件，美国的掩罩技术龙头Silicon Valley Group，紫外光源龙头Cymer等，下图是一个***的外观图

除了光刻技术，离子注入等技术也和国外有一定的差距，我国正通过独立自主的研究方式来突破国外的技术封锁，实现芯片的自主化设计。

关于芯片的知识介绍就到这里了，希望这篇文章能让你对芯片的基本元件、芯片的大致制作流程有了简单的了解，对芯片领域的发展瓶颈有了清楚的认识。最后希望这篇文章能真正帮助到您!

审核编辑：汤梓红