光器件的最新研究和发展趋势

此次，我们将报道旨在实现光互连的光器件的最新研究和发展趋势。

光学技术有望有助于实现可组合分解系统或大规模节点计算系统，从而促进 AI（人工智能）、ML（机器学习）和 HPC（高性能计算）的新趋势。特别是，为了构建能够经济地安装和运行具有与超级计算机相同数量的节点的系统的系统，需要光互连技术。

这次我们主要介绍以实现光互连为目的的光器件的学术会议报告。

在此之前，我想先讲一个值得注意的消息。2023年10月，有消息称英特尔将其光收发器业务出售给捷普公司。

我们相信，这意味着硅光子技术的转变将真正开始。也就是说，“硅光子2.0”将如火如荼地进行。下面介绍的硅光子示例都是研发的一部分，将为硅光子2.0提供提示。

当考虑多通道化在AI/ML/HPC光互连的实际应用时，多阵列高集成技术是关键，VCSEL和半导体（Si和InP）光子集成电路（PIC）是我认为我们需要加强的。我们希望英特尔的最新举措能够加速和振兴这一方向的研发。

高速串行数据多通道化和光互连

新的光学互连具有多通道高速串行数据。

xPU（CPU、GPU、TPU）等）正在被追求。当ASIC的工作时钟频率饱和时，适合提高性能的接口是高速串行。事实上，标准化 SiP 中小芯片之间接口的 UCIe（通用小芯片接口 Express）也使用串行信号的线束 (BoW) 中进行了定义。串行信号为16路多通道并行，在UCIe中已扩展至64路。

串行信号为32Gbit/s，与PCIe 5.0（BoW-512 for BoW）相同，并且其开发已经开始。未来，预计PCIe 6.0的速度将提高到64Gbit/s，PCIe 7.0的速度将提高到128Gbit/s，与CXL（Compute Express Link）类似。

现在，如何实现新型光互连所需的多通道化？最简单的方案是使用与通道一样多的光纤。

图1是Intel 16通道PIC的布局图。由于在实际芯片照片中很难看到波导，因此显示了布局图。

图1 16通道硅光子芯片示例

图中“V型槽”所示区域为光纤阵列的连接部分，其节距据认为为250μm，与光纤阵列相匹配。调制器（微环谐振器：MRR，稍后描述）、模式转换元件（Mode conv）等都是为了匹配这个间距而设计的，并且32个冗余激光区域也布置在这个宽度内。我可以看到该设计最大限度地减少了海岸线（海滩）密度（Gbit/mm），这是光学互连中的一个重要参数。

为了避免增加芯片的宽度，电极焊盘将放置在内部而不是外围，建议采用倒装芯片或背负式安装。独创性可见一斑，例如连接高速电子IC (EIC) 和PIC 芯片的调制器周围的小焊盘，以及用于控制大电流激光器的大焊盘。假设V形槽间距为250μm，则芯片宽度可估计为约5mm。虽然只是Tx，但海岸线密度为100Gbit/s×16÷5mm = 320Gbit/s/mm。

这样，光互连不仅具有高速度和传输距离，而且还具有重量轻、光纤阵列间距仅为高速细同轴线（例如1.27毫米）的几分之一的优势。这对于机箱内的光纤布线也是有利的。

典型的光纤阵列是基于为公共通信网络开发的250μm间距12芯光纤阵列，标准是相应的MPO连接器。因此，它与使用2的幂构建系统的计算机应用不兼容，并且已经采取了对策，例如使用12个核中的8个。

为此，最近开发了16 光纤阵列和将其连接在一起的光连接器。此外，有许多建议缩小光纤阵列间距以增加布线密度。还开发了一种光纤阵列，它使用相同的纤芯和包层直径，但光纤涂层更薄，节距为 200 μm。此外，还出现了一种可以同时连接 16 根光纤阵列的紧凑型光连接器，这似乎与此兼容。还提出了具有较小纤芯和包层直径的光纤和光纤阵列。新光纤的引入需要仔细考虑，包括与已安装的大量光纤和光连接器的兼容性。然而，它在后端网络这个新领域的应用可能会很快。

多通道和光复用技术

在光通信中，有一种技术叫做“波长复用技术”，可以通过一根光纤传输多个不同波长的信号。CWDM-4方法从被称为路线波分复用（CWDM）的世界标准波长中选择四个波长，在40G及以后的SMF（单模光纤）光模块中拥有最大的市场份额。利用这一点，用传输4芯CWDM-4的光纤阵列可以实现16个通道，用16芯CWDM-4可以实现64个通道。

这样，波长复用作为多通道的方法是有前途的。CW WDM MSA 的成立也是为了定义新的波长标准，着眼于进一步的多通道化[8]。定义了最多 32 个波长复用，并于 2021 年 6 月发布了规范 1.0。增加波长数量可以增加容量，但需要解决波长稳定性等技术问题、不同波长的库存管理等制造问题以及增加波长数量带来的成本问题。

图 2显示了 32 通道硅光子收发器芯片，该芯片使用 8 芯光纤阵列以每波长 100 Gbit/s 的速度传输 CWDM-4（以太网 400GBASE-FR-4）。由 Skorpions 开发。上半部分是布局图，下半部分是芯片照片。扇形部分是CWDM-4波长复用/解复用电路。大风扇是接收波长解复用电路，小风扇是发送波长复用电路。有4组不同波长的发射/接收电路（图2底部照片中为一组）和8组波长复用/解复用电路，以约460 um的间距排列，芯片宽度为30.1毫米。海岸线密度为3200Gbit/s÷30.1mm=106Gbit/s/mm，二段为212Gbit/s/mm。

图2 Skorpions的32通道（8光纤x 4波长复用）收发器硅光子芯片

演示中表明，通过改变发送器/接收器电路和 CWDM-4 解复用器的布局，可以将芯片宽度增加到 19.2mm。虽然宽度会减少，但长度会增加约1mm。此时的海岸线密度为167Gbit/s/mm，分两段提升至333Gbit/s/mm。

顺便说一句，虽然这是标称值，但该芯片的能源效率为 2.1pJ/bit。然而，每个传输块中的片上激光器和光放大器占据了大部分功率，为 1.8 pJ/bit，并且存在一些可以看到的问题。

增加密度的另一种方法是使用微环谐振器 (MRR) 作为波长选择性调制器和接收滤波器。AyarLabs 很有名（据报道得到 DARPA CHIPS、DARPA PIPES 和 ARPA-E 的支持）。

顾名思义，图 1 所示的 MRR 是光波长（频率）级别的环形谐振器。当MRR和光波导光学耦合时，当穿过光波导的光的波长与谐振波长匹配时，MRR吸收该光。由于MRR的谐振波长可以通过电信号改变，因此可以通过将谐振波长与通过的光的波长对齐（光信号关闭，因为MRR吸收光）或将其移除（光信号开启）来进行调制。到。接收时，MRR和光波导进行光耦合，将MRR设置为在通过的光（接收光）的特定波长下谐振，并且该波长的通过的光被吸收并进行光电转换以获得电信号。

图 3显示了[10]中描述的 AyarLabs 方法的原理图。右侧的片外激光器输入五种不同波长的复用光。在发射器中，对应于五个波长的 MRR 在单个波导中串联排列。每个 MRR 均设计用于谐振调制五个输入波长之一，而其他波长不受影响。类似地，对于接收，五个 MRR 串联排列在一个波导上。它只吸收各个谐振波长的光信号（其他波长通过），进行光电转换，获得电信号。

该方法的优点是MRR的尺寸较小，直径为10μm，通过将它们串联排列，可以大大提高集成密度（相比于其他方法的数百微米）。

图3 使用AyarLabs MRR的收发器原理图

图 4显示了 AyarLabs 使用该技术的 80 通道收发器芯片。该芯片有10个块，每个块可以使用8波长MRR发送和接收8个波长复用通道，并连接到单根光纤。此外，用于传输和接收的电子电路（包括接口）也集成在同一芯片上。由于每根光纤256 Gbit/s，每通道32 Gbit/s，因此该芯片的传输容量为2.56 Tbit/s。

图4 AyarLabs 64通道（8光纤x 8波长复用）收发器硅光子芯片照片

据报道，芯片宽度为8.86mm，芯片岸线密度为289Gbit/s/mm，二分部为578Gbit/s/mm。最新网站显示光纤数量为8根，海岸线密度为228Gbit/s/mm。此外，据报道能量效率<5pJ/bit，但尚不清楚是否包括片外激光器的功耗。

该方法作为增加海岸线密度的方法而受到关注，但由于与谐振相关的主要问题，例如谐振波长的温度依赖性、制造变化以及谐振波长周围的频带减小，该方法继续受到挑战。

新选择：多芯光纤

执行复用以增加光传输的容量。它们是时分复用（串行化）、波长复用（CWDM、CW WDM）和空间复用。使用多芯光纤（MCF）的空间复用最近成为一个热门话题。通过在单根细光纤中嵌入多芯（Multi-Core），每根光纤的传输容量可提高N倍。在这种情况下，利用了将光信号限制在纤芯中并减少串扰的能力。在典型示例中，芯直径为9μm，芯之间的距离为30至40μm。

使用MCF的16通道光传输已成为热门话题[11]。这是由东京工业大学小山实验室领导、日本国立信息通信技术研究所（NICT）委托进行的研究成果。

概述如图 5所示。我们使用 16 芯光纤 (MCF)，其中有 19 个单模芯。信号通过光学耦合到集成了每个位置对应的16个VCSEL和PD的二维阵列芯片，并传输数据。VCSEL使用InGaAs QW（量子阱）作为有源层，具有金属孔径（MA）结构，并以1060 nm的振荡波长从背面发射光。发射的光为单模，模直径约为5um。它耦合到单模芯（简正模直径 9um），无需透镜。接收侧也是背照式 InGaAs PD 的二维阵列，与光纤直接进行光耦合。

图5 使用MCF的16通道光互连

此外，如图所示，光学元件安装在中介层的一侧，驱动器等IC安装在另一侧，实现了高密度布线。这实现了 25Gbit/s x 16 通道和 400Gbit/s。海岸线密度很难评估。如果观察至少一根光纤（从照片来看，包层直径约为 200-250um），考虑到涂层，该值将从几百 GB/s/mm 到接近 1Tbit/s/mm材料。在此方法中，海岸线密度由内置 IC 和安装结构的宽度决定。

对于实际应用，仍然存在许多问题，包括适用于光学互连的 MCF 的标准化，例如纤芯截止波长、VCSEL 与纤芯之间的模式匹配以及高度可靠的薄型结构。尽管如此，它作为一种新的多通道系统仍然引起了人们的关注。

多通道化和光学器件总结

如上所述，能够实现16个以上的多通道数的装置的开发正在变得活跃。关于硅光子学的公告已经很多，但我认为 VCSEL 也有机会，它可以很容易地制成一维或二维阵列。

硅光子学可以利用硬硅衬底和稳定的集成工艺，使其适合多通道应用。目前量产的Mach-Zehnder调制器的实用频段据称为35G至40GHz，而且调制段长且限制为100Gbit/s PAM-4（50GBaud），不适合更高速的信号. 据说 Intel和AyarLabs推出的MRR调制器预计将具有优越的性能，但在将每个MRR的谐振波长与传输光信号的波长匹配的技术上存在一个主要问题。

另一方面，引起关注的是异质硅光子学，它集成了由硅以外的电光材料制成的高速调制器。集成方法有多种，但均采用适合高速光调制的材料和芯片。此次推出的Skorpios在Si衬底上的Si光子学上集成了InP高速EA（电吸收）调制器。此外，还有许多关于使用EO-聚合物、LN（氮化锂）、BTO（钛酸钡）和PLZT（钛酸铅镧锆）等电光材料的>100GBaud高速调制器的会议演示。尽管实际应用存在问题，但我们正在密切关注。特别是，我们希望看到有关适合大规模生产的器件结构、材料和工艺的讨论，这些器件结构、材料和工艺可以与允许微加工的 CMOS 工艺共存。

传统的 GaAs 基 VCSEL 具有 850nm 多模振荡（发光），并且已经发布了能够以 100Gbit/s PAM-4 传输 100m MMF 的产品。相比之下，东京工业大学在此推出的基于InGaAs的VCSEL具有波长为1060 nm的单模振荡，并且具有更高速度和更远距离的潜力。另外，有报道称，与MCF结合可以在单根光纤上传输16个通道。虽然挑战很多，但这是一项有潜力的技术，我对它寄予厚望。

上面，我们介绍了针对多通道光互连的光学器件。我很高兴看到未来各机构的研发将更加积极地走向实际应用。

文章来源：半导体行业观察

审核编辑：汤梓红