算力需求催生存力风口，HBM竞争从先进封装开始

电子发烧友网报道（文/李宁远）今年是生成式AI爆火的一年，各类基于生成式AI的工具席卷了今年的各类热点，最近视频领域Pika labs的产品也掀起了AI文生视频的热潮。而在生成式AI的推动下，HBM无疑是今年最火热的高端存储产品。

在AI芯片需求不减竞争加剧的背景下，全球最大的两家存储器芯片制造商三星和SK海力士都在积极扩大HBM产量抢占AI芯片存力风口。与此同时，作为HBM头部厂商的SK海力士和三星在推进HBM迭代的同时，仍在不断探索新的HBM芯片封装技术。

三星此前一直在竭尽全力开发先进封装技术如I-cube、H-cube和X-cube，近期又宣布将研发先进3D封装技术SAINT。而SK海力士则在持续研发主打的基于TSV的封装工艺外，近期披露准备在下一代DRAM中应用扇出封装技术，探索HBM低成本路线。

传统封装无法匹配HBM需求，台积电CoWoS供不应求

在人工智能算力发展如火如荼发展的当下，存力和算力一样，是风口上的刚需。高性能计算里很大一部分瓶颈在于处理器与DRAM之间的通信速度限制，而且二者之间的通信速度越来越跟不上高性能计算需求前进的脚步。

为了解决这个通信速度限制，很多技术被开发了出来，比如现在同样很火的存算一体。不过从目前来看，这些技术不可能在短时间内就解决处理器和内存之间通信限制。因此将DRAM与处理器通过封装技术结合成为解决限制行之有效的手段。

在所有存储芯片中，HBM也被看作是最适用于AI训练、推理的存储芯片。通过将多个DRAM芯片堆叠并与处理器封装在一起，HBM实现了大容量高位宽的DDR组合。

HBM通过与处理器相同的中介层互联实现近存计算，显著减少了数据传输时间。封装技术在其中发挥了决定性的作用，封装技术直接影响了最后的带宽和功耗。

HBM已经经历了几代产品的更迭，目前各大存储厂商主要也是使用基于TSV的封装技术进行芯片堆叠，基于TSV工艺的堆叠封装技术显著提升了HBM带宽，并降低了功耗减小了封装尺寸。

TSV的出现让半导体裸片和晶圆可以实现高密度互联堆叠在一起，是先进封装的标志之一。TSV硅通孔技术通过硅通道垂直穿过组成堆栈的不同芯片或不同层实现不同功能芯片集成，贯穿所有芯片层的通道可以进行信号、指令、电流的传输，吞吐量的增加打破了单一封装内低带宽的限制。

传统封装无法匹配HBM需求，基于TSV衍生出的封装技术，台积电的CoWoS是目前供不应求的最理想的封装方案。

不夸张地说，目前几乎所有的HBM系统都封装在CoWos上。CoWoS产能不足是行业内有目共睹的，直接造成了人工智能相关芯片的短缺。台积电也是一再上调CoWos产能，以满足市场需求。

三星发力3D封装，SAINT探索HBM新存储集成方案

作为行业头部HBM供应商，同时在先进封装领域布局积极的三星，在HBM升级竞赛里相当积极，意图赶超台积电HBM先进封装的决心也是很明显。

此前三星为了在单个封装内集成更多的Chiplet和HBM推出了I-Cube、H-Cube和X-Cube。I-Cube、H-Cube是2.5D封装，X-Cube是3D封装。

I-CUBE S将一块逻辑芯片与HBM裸片水平放置在一个硅中介层上，实现高算力、高带宽数据传输和低延迟；H-Cube将逻辑芯片与HBM裸片水平放置在一个硅中介层之外结合了ABF基底和HDI基底，在I-CUBE基础上实现更大的封装尺寸；X-Cube则是采用芯片垂直堆叠的全3D封装。

而在近期，三星又宣布将计划在明年推出先进的3D封装技术，使用SAINT技术（Samsung Advanced Interconnection Technology，即三星先进互连技术），以更小的尺寸集成高性能芯片所需的内存和处理器。

SAINT技术共分为三大类，一是用于垂直堆叠SRAM和CPU的SAINT S，二是用于应用处理器堆叠的SAINT L，三则是应用于CPU、GPU等处理器和DRAM内存垂直封装的SAINT D。据相关报道，该技术中SAINT S已经通过了验证测试，SAINT D和SAINT L的技术验证将于明年完成。

HBM及其相关封装技术作为高性能计算领域扮演的重要角色，三星意图通过SAINT技术在HBM及封装领域占据主动。

SK海力士应用扇出封装寻找跳过TSV的降本之路

作为另一家HBM头部供应商，SK海力士同样是采用基于TSV的封装技术来进行产品迭代，现阶段SK海力士无疑是HBM类产品的市场领导者，占据了最大的市场份额。

SK海力士在HBM3市场占据领先地位离不开他们开发的MR-MUF（批量回流模制底部填充）技术。这项技术确保了HBM 10万多个微凸块互连的优良质量。

此外，该封装技术还增加了散热凸块的数量，同时由于其采用具有高导热性的模制底部填充材料，具有更加出色的散热性能。而SK海力士也一直在加强投入研发异构集成和扇出型RDL技术等先进封装技术。

虽然SK海力士的HBM产品均使用基于TSV的封装工艺，但相关产能的不足以及成本过高问题一直都存在。以TSV为核心的HBM封装工艺，在保证良率的前提下成本占比接近30%，比前后道工艺成本占比都要高，是占比最高的部分。

为了解决TSV产能低成本高的困扰，SK海力士除了持续研发主打的基于TSV的封装工艺之外，也在探索性价比更高的扇出封装，为下一代DRAM做准备。

SK海力士希望通过扇出封装这种方式，降低封装的成本增加I/O接口的数量，而且还能跳过TSV工艺。SK海力士计划明年推出该方案，并到2025年实现1微米以下或亚微米级水平的扇出型RDL技术。

SK海力士还透露将把下一代后处理技术“混合键合”应用于HBM 4产品，进一步缩小间距，同时在芯片堆叠时不使用焊接凸块，让封装在高度上更具优势。

小结

HBM涉及现在封装领域的最先进的内存封装技术，各大厂商在扩充原有技术路线产能的基础上，都在不断探索新的路线。在人工智能快速推动HBM需求的同时，HBM也带动了封装技术的不断创新。在算力需求催生存力风口的机遇下，HBM大厂间的竞争从先进封装就已经开始。