D触发器，请查收！

什么是D触发器？

D触发器（D Flip-Flop）是一种数字电子电路，用于延迟其输出信号（Q）的状态变化，直到时钟输入信号的下一个上升沿出现。

输出Q在输入CLK的每个上升沿时保存输入D的数值，等到输入CLK的下一个上升沿出现才会重新读取输入D的数值，输入RST为1时输出Q输出值为0且保持不变。

时间图如下：

特征表如下：

其中：RST：重置， CLK：时钟， D0、D1：输入 Q0、Q1：输出

*假设最初 RST 是高电平 （ RST = 1），无论D0 和 D1是否高电平，输出 Q0 和 Q1 是低电平 （Q = 0）；
*当输入RST为低电平（RST = 0），在CLK脉冲的上升沿处，Q0=D0，Q1=D1，并保持数值到下一个CLK脉冲。

源代码如下：

FUNCTION_BLOCK "FF2E"
{ S7_Optimized_Access := 'TRUE' }
VERSION : 0.1
   VAR_INPUT 
      D0 : Bool;
      D1 : Bool;
      CLK : Bool;
      RST : Bool;
   END_VAR


   VAR_OUTPUT 
      Q0 : Bool;
      Q1 : Bool;
   END_VAR


   VAR 
      edge : Bool;
   END_VAR


BEGIN


IF #RST THEN
  #Q0 := FALSE;
  #Q1 := FALSE;
ELSIF #CLK AND NOT #edge THEN
  #Q0 := #D0;
  #Q1 := #D1;
END_IF;
#edge := #CLK;




END_FUNCTION_BLOCK