0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

什么是帧缓存?在FPGA上关于DDR的帧缓存介绍

FPGA研究院 来源:FPGA视频图像处理 2023-12-06 09:14 次阅读

什么是帧缓存(frmbuf)

视频处理系统中,将输入的图像以帧为单位储存到存储器(DDR)中,再根据输出时序需求,读取图像并输出,达到帧率变换、暂停显示的目的。

e6121fe8-93c6-11ee-939d-92fbcf53809c.png

在大部分应用中,视频输入输出的数量通常都不止一组,也就是需要多个帧缓存进行视频的存储;

e61cc466-93c6-11ee-939d-92fbcf53809c.png

如果一个系统中存在多路视频输入,而只有一路视频输出,那么通常在帧缓存后还要将多路视频叠加在一起才可以进行输出;

e62b8ee2-93c6-11ee-939d-92fbcf53809c.png

常用的帧缓存设计

在常规的视频处理平台中,为了实现多路视频的任意叠加,会将输入到系统中的所有视频都缓存到DDR中,进行叠加时,将所有图层的完整视频从DDR读出,再根据层叠关系进行叠加;

e6363a90-93c6-11ee-939d-92fbcf53809c.png

e646dd46-93c6-11ee-939d-92fbcf53809c.png

优点:

操作简单

更改叠加位置时可以立刻响应

可拓展透明叠加功能

缺点:

每一个图层都缓存完整的视频,占用的DDR带宽较大,尤其 是在多图层系统中。

FPGA实现存储4K@60输入,4K@60输出的视频为例:RGB444 24BIT像素

写有效带宽:3840*2160*24*60大约为12Gbit

读有效带宽:3840*2160*24*60大约为12Gbit

总的需要占用DDR带宽为24Gbit。








审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603024
  • 存储器
    +关注

    关注

    38

    文章

    7484

    浏览量

    163768
  • DDR
    DDR
    +关注

    关注

    11

    文章

    712

    浏览量

    65318
  • RGB
    RGB
    +关注

    关注

    4

    文章

    798

    浏览量

    58463

原文标题:在FPGA上关于DDR的帧缓存介绍

文章出处:【微信号:FPGA研究院,微信公众号:FPGA研究院】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    基于FPGA同步系统设计方案

    本文介绍了集中式插入法同步系统的原理,分析了同步系统的工作流程。采用模块化的设计思想,利用VHDL设计了同步参数可灵活配置的同步系统,阐述了关键部件的设计方法,提出了一种基于
    发表于 11-11 13:36 4897次阅读
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>帧</b>同步系统设计方案

    基于FPGA与的VHDL语言驱动时序发生器与数据缓存器的一体化设计

    本文分析了 Sarnoff公司的 VCCD512H型转移面阵 CCD芯片的特性和工作过程后,结合整个 CCD相机电子系统的要求,完成了基于 FPGA技术的驱动时序发生器与数据缓存
    的头像 发表于 01-04 07:55 4127次阅读
    基于<b class='flag-5'>FPGA</b>与的VHDL语言驱动时序发生器与数据<b class='flag-5'>缓存</b>器的一体化设计

    LOTO示波器软件PC缓存(波形录制与回放)功能

    是一样的。 PC缓存帧数量最大支持500高级页中进行设置,也可以在上图中的设置页面里设置PC缓存帧数量。 示波器模式(非采集
    发表于 05-16 11:23

    视频相邻相减,怎么解决图片缓存问题

    如题,用摄像头实时采集视频,想让相邻相减,或者隔几相减,怎么解决图片缓存问题?附上视频图像累减程序。万望高手答疑解惑,不胜感激!
    发表于 04-21 11:24

    【AC620 FPGA试用申请】以太网传图缓存设计

    项目名称:以太网传图缓存设计试用计划:拿到开发板后,先熟悉开发板各个接口并做相应的验证,然后结合网口,外部储存SDRAMTFT显示屏等做一个以太网传图缓存设计的小项目。
    发表于 06-19 15:32

    【AC620 FPGA试用体验】+以太网传图缓存系统设计 附工程源码(结项)

    本帖最后由 zengkf0102 于 2017-9-17 16:43 编辑 一、项目概述本项目是在学习了小梅哥团队创作的《FPGA自学笔记——设计与验证》一书中串口传图缓存设计和小梅哥
    发表于 09-17 16:43

    FPGA的图像缓存部分电路是怎么写的

    到的一图像数据保存到 SRAM 中,此时 DSP 等待;第一次采样结束后,DSP 与 FPGA 进行总线切换,分别连接到与上次不同的 SRAM 上,DSP开始读取数据,FPGA
    发表于 12-10 09:54

    差法FPGA实现原理

    端口用做缓存,另一个端口用来缓存视频流,如图所示。使用SDRAM双端口时,只要合理控制好读写地址,即可实现SDRAM两个读写端口独立运行。其中,SDRAM1端口用来作为
    发表于 04-12 23:29

    关于内存可缓存性的疑问怎么解释

    缓存性实际上是在内存DDR2中划定一块区域(其起始位置为baseAddr、区域长度为),只有存储该区域的变量才能被缓存控制器读取并存储到缓存
    发表于 05-21 07:29

    如何完成基于FPGA技术的驱动时序发生器与数据缓存器的一体化设计?

    本文分析了Sarnoff公司的VCCD512H型转移面阵CCD芯片的特性和工作过程后,结合整个CCD相机电子系统的要求,完成了基于FPGA技术的驱动时序发生器与数据缓存器的一体化设
    发表于 06-08 06:35

    同步系统的FPGA设计

    从时分复接系统对同步系统的性能要求出发,提出了一种采用FPGA实现同步系统的设计方案,重点介绍了同步保护电路的设计,并给出了FPGA设计
    发表于 08-06 16:46 24次下载

    基于FPGA的高速图形存设计

    存 是图形显示系统的核心部件之一,存的设计关系到系统的整体性能。介绍了一种高速图形存的设计方法。该高速存采用SRAM作为存储体,应用
    发表于 07-13 17:57 95次下载
    基于<b class='flag-5'>FPGA</b>的高速图形<b class='flag-5'>帧</b>存设计

    渲染中的缓存和深度缓存

    渲染涉及大量的缓存,这里缓存只是一个简单的存有像素数据的矩形内存块,最重要缓存缓存和深度缓存
    的头像 发表于 05-14 11:44 6337次阅读
    渲染中的<b class='flag-5'>帧</b><b class='flag-5'>缓存</b>和深度<b class='flag-5'>缓存</b>

    简述OpenGL缓冲区多线(FBO)基本概念

    缓存:它是屏幕所显示画面的一个直接映象,又称为位映射图(Bit Map)或光栅。缓存的每一存储单元对应屏幕上的一个像素,整个
    的头像 发表于 03-24 15:56 3604次阅读

    LOTO示波器软件PC缓存(波形录制与回放)功能

    当打开PC缓存功能后,软件将采用先进先出的原则排队对示波器采集的每一数据,进行缓存。当发现屏幕中有感兴趣的波形掠过时,鼠标点击软件的(暂停)按钮,可以选择回看某一
    的头像 发表于 05-16 14:15 558次阅读
    LOTO示波器软件PC<b class='flag-5'>缓存</b>(波形录制与回放)功能