0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Spartan-6触发器控制信号的扇出数量统计方式

星星科技指导员 来源:eetop 作者:eetop 2023-12-14 15:04 次阅读

Spartan-6的一个Slice中包含8个触发器(FFs),每个触发器包括两个控制信号:CE、SR(只能用作Reset或Set之一),但这8个触发器共用控制信号输入端口,这一特性限制控制信号不同的触发器在布局(Map)时,不能优化入同一Slice,正是基于此,Xilinx推荐对于低扇出的触发器控制信号在代码编写时尽量吸收进触发器D输入端之前的LUT中,并在XST的综合属性选项中提供配置项,让XST综合时自动将低扇出的控制信号吸收进触发器D输入端之前的LUT中,如下图:

1629032628587561.png

但是,对于设计中大量使用的门控型总线数据,即满足某种条件时寄存一组总线数据,采用FDE的设计方式更有利于控制CE信号的扇出数量,基于此思路,特别试验,代码如下,其中DBUF_DOUT、CFGR_BUF即为32-bits的总线型数据:

1629032691309444.png

布局后,查看XST的Map Report中的Control Sets章节,如下图:

1629032734337576.png

可以看到,CFGR_BUF[31:0]这组总线数据采用8个Slices实现,每个Slice使用4个FFs,符合设计预期。

查看PAR后的Static Timing报告,可以看到,Static Timing报告中对CFGR_BUF_CE信号的扇出数量统计为9,即每个Slice的CE输入端口统计为一个信号扇出,符合设计预期,如下图:

1629032810363408.png

综合Xilinx用户手册介绍的原理和实际试验结果,可以得出如下结论:XST在对Spartan-6布局布线时一个Slice的SR、CE输入端口统计为一个信号扇出负载。

审核编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    71

    文章

    2163

    浏览量

    120975
  • 触发器
    +关注

    关注

    14

    文章

    1995

    浏览量

    61043
  • 控制信号
    +关注

    关注

    0

    文章

    162

    浏览量

    11948
收藏 人收藏

    评论

    相关推荐

    触发器的三种触发方式原理图

    触发器是一种存储器件,它可以在特定的输入信号条件下改变其状态。触发器触发方式指的是触发器在何种
    的头像 发表于 01-26 17:18 8094次阅读
    <b class='flag-5'>触发器</b>的三种<b class='flag-5'>触发</b><b class='flag-5'>方式</b>原理图

    XMC4300从控制器Spartan-6 FPGA兼容吗?

    我目前正在探索将英飞凌 XMC4300 从控制器与 Xilinx Spartan-6 FPGA 集成到我们项目中的兼容性和通信协议选项。 具体来说,我想了解 XMC4300 是否适用于促进我们在
    发表于 03-06 07:47

    Spartan-6 IO是否具有内置的施密特触发器

    嗨,我有两个问题如下。1. Spartan-6 IO是否具有内置的施密特触发器?我注意到FPGA产生的时钟输出比外部时钟分配器具有更高的抖动。但为什么会这样呢?非常感谢你。刘亦菲
    发表于 08-07 09:06

    Spartan-6 FPGA工业影像目标设计平台(Xilin

    Spartan-6 FPGA工业影像目标设计平台(Xilinx推出) Xilinx推出赛灵思Spartan-6 FPGA工业影像目标设计平台,为低成本、低功耗的工业影像系
    发表于 03-23 11:35 924次阅读

    基于Spartan-6的FPGA SP601开发设计方案

    基于Spartan-6的FPGA SP601开发设计方案 Spartan-6是Xilinx公司的FPGA批量应用有最低成本的FPGA,采用45nm低功耗铜工艺,在成本,性能和功耗上有最好的平衡.该系
    发表于 04-02 14:25 2481次阅读

    Spartan-6 FPGA Configuration User Guide

    Spartan-6 FPGA Configuration User Guide
    发表于 09-19 15:46 31次下载

    Spartan-6 FPGA电气特性

    Spartan-6 FPGA Data Sheet
    发表于 10-24 08:39 21次下载

    Xilinx Spartan-6系列封装概述和管脚分配

     Spartan-6系列具有低成本、省空间的封装形式,能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的,所有Spartan-6 LXT器件之间的引脚分配是兼容的,但是
    发表于 07-01 10:48 9376次阅读
    Xilinx <b class='flag-5'>Spartan-6</b>系列封装概述和管脚分配

    如何使用Xilinx Spartan-6的物流解决方案

    该演示展示了Prodrive引导的vechile如何使用Xilinx Spartan-6为仓库和生产提供灵活的物流解决方案,从而实现功能安全。
    的头像 发表于 11-27 06:23 2438次阅读

    Spartan-6 FPGA中的DCM功能介绍

    了解如何描述Spartan-6 FPGA中的全局和I / O时钟网络,描述时钟缓冲及其与I / O资源的关系,描述Spartan-6 FPGA中的DCM功能。
    的头像 发表于 11-22 06:10 5218次阅读

    spartan-6 FPGA的配置资料说明

    本文档的主要内容详细介绍的是spartan-6 FPGA的配置资料说明。
    发表于 02-15 16:39 20次下载
    <b class='flag-5'>spartan-6</b> FPGA的配置资料说明

    触发器的常用触发方式

    同步式触发采用高电平触发方式即在CP高电平期间,输入信号起作用。同步式RS触发器波形见下图,在CP高电平期间,输出会随输入
    发表于 07-15 09:23 4w次阅读
    <b class='flag-5'>触发器</b>的常用<b class='flag-5'>触发</b><b class='flag-5'>方式</b>

    Spartan-6 FPGA的配置教程说明

     Spartan-6 FPGA 利用CCL 支持布线线路与逻辑单元之间的可配置互联功能。Spartan-6 FPGA 是易失性器件- 电源移除时,不能保留原有配置。为了配置Spartan-6
    发表于 01-10 15:28 26次下载
    <b class='flag-5'>Spartan-6</b> FPGA的配置教程说明

    触发器的种类与触发方式

    你知道吗?计算机和计算器使用触发器来进行记忆。一定数量触发器组合将产生一定数量的内存。触发器是使用逻辑门形成的,而逻辑门又由晶体管制成。
    的头像 发表于 09-12 16:36 5.7w次阅读
    <b class='flag-5'>触发器</b>的种类与<b class='flag-5'>触发</b><b class='flag-5'>方式</b>

    rs触发器触发方式有哪几种

    触发方式有以下几种。 异步触发方式:异步触发是指触发器的状态不受时钟
    的头像 发表于 01-15 16:12 2396次阅读